Intel® Stratix® 10 DX 1100 FPGA

Thông số kỹ thuật

Tài nguyên

Thông số I/O

Các công nghệ tiên tiến

Thông số gói

Thông tin bổ sung

Đặt hàng và tuân thủ

Thông tin đặt hàng và thông số kỹ thuật

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E1VG

  • MM# 999LCT
  • Mã THÔNG SỐ SRGNE
  • Mã đặt hàng 1SD21BPT1F53E1VG
  • Stepping B0

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E2VG

  • MM# 999LCX
  • Mã THÔNG SỐ SRGNF
  • Mã đặt hàng 1SD21BPT1F53E2VG
  • Stepping B0

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT2F53E1VG

  • MM# 999LCZ
  • Mã THÔNG SỐ SRGNG
  • Mã đặt hàng 1SD21BPT2F53E1VG
  • Stepping B0

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT2F53E2VG

  • MM# 999LD0
  • Mã THÔNG SỐ SRGNH
  • Mã đặt hàng 1SD21BPT2F53E2VG
  • Stepping B0

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT3F53E3VG

  • MM# 999LDH
  • Mã THÔNG SỐ SRGNJ
  • Mã đặt hàng 1SD21BPT3F53E3VG
  • Stepping B0

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E1VGBK

  • MM# 99A7W7
  • Mã THÔNG SỐ SRKE9
  • Mã đặt hàng 1SD21BPT1F53E1VGBK
  • Stepping B0

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E2VGBK

  • MM# 99A7W8
  • Mã THÔNG SỐ SRKEA
  • Mã đặt hàng 1SD21BPT1F53E2VGBK
  • Stepping B0

Thông tin về tuân thủ thương mại

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

Thông tin PCN

SRKEA

SRGNJ

SRGNH

SRGNG

SRGNF

SRGNE

SRKE9

Trình điều khiển và Phần mềm

Trình điều khiển & phần mềm mới nhất

Các bản tải xuống khả dụng:
Tất cả

Tên

Ngày phát hành

Ngày sản phẩm được giới thiệu lần đầu tiên.

Thuật in thạch bản

Thuật in thạch bản đề cập đến công nghệ bán dẫn được sử dụng để sản xuất một mạch tích hợp và được báo cáo bằng nanomet (nm), cho biết kích thước của các tính năng được tích hợp trên bóng bán dẫn.

Yếu tố logic (LE)

Các phần tử logic (LE) là đơn vị logic nhỏ nhất trong cấu trúc Intel® FPGA. Các LE nhỏ gọn và cung cấp các tính năng tiên tiến với việc sử dụng logic hiệu quả.

Môđun logic thích ứng (ALM)

Mô-đun logic thích ứng (ALM) là khối xây dựng logic trong các thiết bị Intel FPGA được hỗ trợ và được thiết kế để tối đa hóa cả hiệu năng và khả năng sử dụng. Mỗi ALM có một số chế độ hoạt động khác nhau và có thể thực hiện nhiều chức năng logic tổ hợp và tuần tự khác nhau.

Đăng ký môđun logic thích ứng (ALM)

Thanh ghi ALM là các bit thanh ghi (flip-flop) được chứa bên trong các ALM và được sử dụng để thực hiện logic tuần tự.

Vòng khóa pha (PLL) khung và I/O

Vải và IO PLL được sử dụng để đơn giản hóa việc thiết kế và triển khai mạng đồng hồ trong cấu trúc Intel FPGA và cả mạng đồng hồ được liên kết với các ô IO trong thiết bị.

Bộ nhớ nhúng tối đa

Tổng dung lượng của tất cả các khối bộ nhớ nhúng trong kết cấu có thể lập trình của thiết bị Intel FPGA.

Khối xử lý tín hiệu kỹ thuật số (DSP)

Khối xử lý tín hiệu kỹ thuật số (DSP) là khối xây dựng toán học trong các thiết bị Intel FPGA được hỗ trợ và chứa các bộ tích lũy và nhân hiệu năng cao để thực hiện nhiều chức năng xử lý tín hiệu kỹ thuật số.

Định dạng xử lý tín hiệu số (DSP)

Tùy thuộc vào dòng thiết bị Intel FPGA, khối DSP hỗ trợ các định dạng khác nhau như dấu phẩy động cứng, điểm cố định cứng, tăng cường và tích lũy, và chỉ tăng cường.

Hệ thống bộ xử lý cứng (HPS)

Hệ thống bộ xử lý cứng (HPS) là một hệ thống CPU cứng hoàn chỉnh nằm trong cấu trúc Intel FPGA.

Bộ điều khiển bộ nhớ cứng

Bộ điều khiển bộ nhớ cứng được sử dụng để kích hoạt hệ thống bộ nhớ ngoài hiệu năng cao gắn với Intel FPGA. Bộ điều khiển bộ nhớ cứng tiết kiệm điện và tài nguyên FPGA so với bộ điều khiển bộ nhớ mềm tương đương, đồng thời hỗ trợ hoạt động tần số cao hơn.

Giao diện bộ nhớ ngoài (EF)

Các giao thức giao diện bộ nhớ ngoài được hỗ trợ bởi thiết bị Intel FPGA.

Tổng số I/O Người dùng Tối đa

Số lượng chân I/O cho mục đích chung tối đa trong thiết bị Intel FPGA, trong gói lớn nhất hiện có.
† Số lượng thực tế có thể thấp hơn tùy thuộc vào gói hàng.

Hỗ trợ Tiêu chuẩn I/O

Các tiêu chuẩn giao diện I/O cho mục đích chung được hỗ trợ bởi thiết bị Intel FPGA.

Số Cặp LVDS tối đa

Số cặp LVDS tối đa có thể được định cấu hình trong thiết bị Intel FPGA, trong gói lớn nhất hiện có. Tham khảo tài liệu thiết bị để biết số cặp LVDS RX và TX thực tế theo loại gói.

Bộ thu phát Không trở về Không (NRZ) Tối đa

Số bộ thu phát NRZ tối đa trong thiết bị Intel FPGA, trong gói lớn nhất hiện có.
† Số lượng thực tế có thể thấp hơn tùy thuộc vào gói hàng.

Tốc độ Dữ liệu Không trở về Không (NRZ) Tối đa

Tốc độ dữ liệu NRZ tối đa được hỗ trợ bởi bộ thu phát NRZ.
† Tốc độ dữ liệu thực tế có thể thấp hơn tùy thuộc vào cấp tốc độ của bộ thu phát.

Bộ thu phát Điều chế Biên độ Xung (PAM4) Tối đa

Số bộ thu phát PAM4 tối đa trong thiết bị Intel FPGA, trong gói lớn nhất hiện có.
† Số lượng thực tế có thể thấp hơn tùy thuộc vào gói hàng.

Tốc độ Dữ liệu Điều chế Biên độ Xung (PAM4) Tối đa

Tốc độ dữ liệu PAM4 tối đa được hỗ trợ bởi bộ thu phát PAM4.
† Tốc độ dữ liệu thực tế có thể thấp hơn tùy thuộc vào cấp tốc độ của bộ thu phát.

IP cứng của giao thức bộ thu phát

Sở hữu trí tuệ cứng có trong thiết bị Intel FPGA để hỗ trợ các bộ thu phát nối tiếp tốc độ cao. Giao thức thu phát IP cứng giúp tiết kiệm điện năng và tài nguyên FPGA so với IP mềm tương đương, đồng thời đơn giản hóa việc triển khai giao thức nối tiếp.

Siêu đăng ký

Hyper-register là các bit thanh ghi bổ sung (flip-flops) nằm trong kết nối của một số dòng thiết bị Intel FPGA, cho phép tái định thời gian và phân chia các kết nối để kích hoạt tần số xung nhịp cao hơn trong cấu trúc FPGA.

FPGA Bitstream Security

Tùy thuộc vào dòng thiết bị Intel FPGA, các tính năng bảo mật khác nhau có sẵn để ngăn chặn việc sao chép bitstream của khách hàng và phát hiện các nỗ lực giả mạo thiết bị trong quá trình hoạt động.

Tùy chọn gói

Các thiết bị Intel FPGA có sẵn với các kích thước gói khác nhau, số lượng IO và bộ thu phát khác nhau, để phù hợp với yêu cầu hệ thống của khách hàng.