MAX® II EPM240 CPLD
Thông số kỹ thuật
So sánh sản phẩm Intel®
Thiết yếu
-
Bộ sưu tập sản phẩm
CPLD MAX® II
-
Tình trạng
Launched
-
Ngày phát hành
Q1'14
-
Thuật in thạch bản
180 nm
Đăng nhập bằng tài khoản CNDA của bạn để xem chi tiết SKU bổ sung.
Tài nguyên
-
Macrocells Tương đương
192
-
Độ trễ Pin-to-pin
7.5 ns
-
Bộ nhớ Flash của Người dùng
8 Kb
Tính năng
-
JTAG quét biên
Có
-
JTAG ISP
Có
-
Thanh ghi Đầu vào Nhanh
Có
-
Tăng công suất Thanh ghi Có thể lập trình
Có
-
Bộ chuyển đổi JTAG
Có
-
ISP thời gian thực
Có
-
MultiVolt I/Os†
1.5, 1.8, 2.5, 3.3
-
Khối Công suất I/O
2
-
Hỗ trợ Đầu ra Tối đa
80
-
LVTTL/LVCMOS
Có
-
Schmitt Triggers
Có
-
Tốc độ Quay vòng Có thể lập trình
Có
-
Điện trở Kéo lên Có thể lập trình
Có
-
Chân GND Có thể lập trình
Có
-
Đầu ra Open-drain
Có
-
Bus Hold
Có
Thông số gói
-
Tùy chọn gói
M100, F100, T100
-
Kích thước gói
6mm x 6mm, 11mm x 11mm, 16mm x 16mm
Thông tin bổ sung
-
URL thông tin bổ sung
View now
Trình điều khiển và Phần mềm
Mô tả
Loại
Thêm
HĐH
Phiên bản
Ngày
Tất cả
Xem chi tiết
Tải xuống
Không tìm thấy kết quả cho
Y
/apps/intel/arksuite/template/arkProductPageTemplate
Trình điều khiển & phần mềm mới nhất
Ngày phát hành
Ngày sản phẩm được giới thiệu lần đầu tiên.
Thuật in thạch bản
Thuật in thạch bản đề cập đến công nghệ bán dẫn được sử dụng để sản xuất một mạch tích hợp và được báo cáo bằng nanomet (nm), cho biết kích thước của các tính năng được tích hợp trên bóng bán dẫn.
Macrocells Tương đương
Tỷ lệ macrocell" tương đương điển hình là khoảng 1,3 LE cho mỗi macrocell dựa trên dữ liệu thực nghiệm.
Độ trễ Pin-to-pin
Độ trễ pin-to-pin là thời gian cần thiết để tín hiệu từ chân đầu vào truyền qua logic tổ hợp và xuất hiện ở chân đầu ra bên ngoài.
Bộ nhớ Flash của Người dùng
Bộ nhớ Flash của Người dùng (UFM) cung cấp quyền truy cập vào các khối bộ nhớ flash nối tiếp trong các thiết bị này.
JTAG quét biên
Thử nghiệm cách ly mạch bên trong của thiết bị khỏi mạch I/O của chính mạch đó.
JTAG ISP
Khả năng lập trình trong hệ thống thông qua giao diện JTAG.
Thanh ghi Đầu vào Nhanh
Các thanh ghi đầu vào trong các ô I/O có kết nối nhanh, trực tiếp từ các chân I/O.
Tăng công suất Thanh ghi Có thể lập trình
Cho phép các đầu ra đã đăng ký để tăng tốc trong một khoảng thời gian cụ thể khi khởi động thông qua phần mềm Quartus II.
Bộ chuyển đổi JTAG
Cho phép truy cập JTAG TAP và các tín hiệu trạng thái khi lệnh USER0 hoặc USER1 được cấp cho JTAG TAP.
ISP thời gian thực
Có thể lập trình thiết bị được hỗ trợ trong khi thiết bị vẫn đang hoạt động.
MultiVolt I/Os†
Cho phép các thiết bị trong tất cả các gói giao tiếp với các hệ thống có điện áp nguồn khác nhau. †Một điện trở bên ngoài phải được sử dụng với mức dung sai 5,0 V.
Khối Công suất I/O
Một nhóm các chân I/O được nhóm lại với mục đích xác định các tiêu chuẩn I/O. Để được tăng công suất trong thời gian vận hành thiết bị.
Hỗ trợ Đầu ra Tối đa
Số lượng đầu vào điều khiển tối đa cho phép hoặc ngăn đầu ra dữ liệu từ thiết bị.
LVTTL/LVCMOS
Transistor Điện áp Thấp đến Transistor logic / Chất bán dẫn Kim loại Oxit Bổ sung Điện áp thấp
Schmitt Triggers
Cho phép bộ đệm đầu vào đáp ứng với tốc độ biên đầu vào chậm với tốc độ biên đầu ra nhanh.
Tốc độ Quay vòng Có thể lập trình
Điều khiển tốc độ quay vòng đầu ra có thể được cấu hình để có hiệu năng tiếng ồn thấp hoặc tốc độ cao.
Điện trở Kéo lên Có thể lập trình
Mỗi chân I/O trên thiết bị cung cấp một điện trở kéo lên có thể lập trình tùy chọn trong chế độ người dùng. Nếu tính năng này được bật cho chân I/O, thì điện trở kéo lên giữ đầu ra ở mức VCCIO của gờ chân đầu ra.
Chân GND Có thể lập trình
Mỗi chân I/O không sử dụng trên thiết bị có thể được sử dụng như một chân nối đất bổ sung.
Đầu ra Open-drain
Các thiết bị cung cấp một đầu ra open-drain tùy chọn (tương đương với open-collector) cho mỗi chân I/O. Đầu ra open-drain này cho phép thiết bị cung cấp tín hiệu điều khiển cấp hệ thống có thể được xác nhận bởi bất kỳ thiết bị nào trong số một số thiết bị.
Bus Hold
Mỗi chân I/O trên thiết bị cung cấp một tính năng bus-hold tùy chọn. Mạch bus-hold có thể giữ tín hiệu trên chân I/O ở trạng thái được điều khiển cuối cùng.
Tùy chọn gói
Các thiết bị Intel FPGA có sẵn với các kích thước gói khác nhau, số lượng IO và bộ thu phát khác nhau, để phù hợp với yêu cầu hệ thống của khách hàng.
Tất cả thông tin được cung cấp đều có thể thay đổi vào bất cứ lúc nào mà không cần thông báo. Intel có thể thay đổi vòng đời sản phẩm, các thông số kỹ thuật và mô tả sản phẩm vào bất cứ lúc nào mà không cần thông báo. Thông tin trong đây được cung cấp dưới hình thức “có sao nói vậy” và Intel không đưa ra bất cứ tuyên bố hay đảm bảo nào về độ chính xác của thông tin đó, cũng không đưa ra bất cứ tuyên bố hay đảm bảo nào về tính năng, lượng hàng, chức năng hay khả năng tương thích của sản phẩm được liệt kê. Vui lòng liên hệ nhà cung cấp hệ thống để biết thêm thông tin về các sản phẩm hay hệ thống cụ thể.
Các phân loại của Intel chỉ dành cho mục đích chung, giáo dục và lập kế hoạch và bao gồm Số phân loại kiểm soát xuất khẩu (ECCN) và Số biểu thuế quan hài hòa (HTS). Bất cứ hành động nào sử dụng các phân loại của Intel đều không thể truy đòi Intel và sẽ không được xem là tuyên bố hay đảm bảo về ECCN hay HTS phù hợp. Là nhà nhập khẩu và/hoặc xuất khẩu, công ty của bạn có trách nhiệm quyết định phân loại chính xác cho giao dịch của mình.
Tham khảo Bảng dữ liệu để xem các định nghĩa chính thức về thuộc tính và tính năng sản phẩm.
‡ Tính năng này có thể không có sẵn trên tất cả các hệ thống máy tính. Vui lòng kiểm tra với nhà cung cấp hệ thống để xác định xem hệ thống của bạn có cung cấp tính năng này không, hoặc tham khảo thông số kỹ thuật hệ thống (bo mạch chủ, bộ xử lý, chipset, nguồn điện, ổ cứng, bộ điều khiển đồ họa, bộ nhớ, BIOS, trình điều khiển, màn hình máy ảo VMM, phần mềm nền tảng và/hoặc hệ điều hành) để biết khả năng tương thích của tính năng. Chức năng, hiệu năng và các lợi ích khác của tính năng này có thể thay đổi, tùy thuộc vào cấu hình hệ thống.
Các SKU “được thông báo” hiện chưa có. Vui lòng tham khảo ngày tung ra thị trường để biết sự sẵn có của thị trường.