FPGA Cyclone® V 5CGXC3

Especificaciones

Especificaciones de exportación

Elementos fundamentales

Especificaciones de E/S

Especificaciones de paquete

Información complementaria

Pedidos y cumplimiento

Información sobre especificaciones y pedidos

Cyclone® V 5CGXC3 FPGA 5CGXBC3B6U19C7N

Cyclone® V 5CGXC3 FPGA 5CGXBC3B7F23C8N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15C6N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15I7N

  • MM# 965703
  • Código de especif. SR4S4
  • Código de pedido 5CGXFC3B6U15I7N
  • Versión A1
  • ECCN EAR99
  • ID de contenido de MDDS 695341
  • ID de contenido de PCN 812093801246805459813821

Cyclone® V 5CGXC3 FPGA 5CGXFC3B7U19C8N

  • MM# 965704
  • Código de especif. SR4S5
  • Código de pedido 5CGXFC3B7U19C8N
  • Versión A1
  • ECCN 3A991
  • ID de contenido de MDDS 697356
  • ID de contenido de PCN 801246805459812093813821

Cyclone® V 5CGXC3 FPGA 5CGXBC3B6U15C7N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15C7N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19C6N

Cyclone® V 5CGXC3 FPGA 5CGXBC3B6F23C7N

  • MM# 968351
  • Código de especif. SR702
  • Código de pedido 5CGXBC3B6F23C7N
  • Versión A1
  • ECCN 3A991
  • ID de contenido de MDDS 695564
  • ID de contenido de PCN 801246813821802082805459

Cyclone® V 5CGXC3 FPGA 5CGXBC3B7U19C8N

  • MM# 968352
  • Código de especif. SR703
  • Código de pedido 5CGXBC3B7U19C8N
  • Versión A1
  • ECCN 3A991
  • ID de contenido de MDDS 702477
  • ID de contenido de PCN 801246805459813821813834

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23I7

  • MM# 968357
  • Código de especif. SR708
  • Código de pedido 5CGXFC3B6F23I7
  • Versión A1
  • ECCN 3A991
  • ID de contenido de MDDS 701692
  • ID de contenido de PCN 802082801246805459813821

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19I7N

  • MM# 968358
  • Código de especif. SR709
  • Código de pedido 5CGXFC3B6U19I7N
  • Versión A1
  • ECCN 3A991
  • ID de contenido de MDDS 697309
  • ID de contenido de PCN 801246802082805459813821

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23I7N

  • MM# 968506
  • Código de especif. SR74E
  • Código de pedido 5CGXFC3B6F23I7N
  • Versión A1
  • ECCN 3A991
  • ID de contenido de MDDS 694792
  • ID de contenido de PCN 801246802082805459813821

Cyclone® V 5CGXC3 FPGA 5CGXFC3B7F23C8N

Cyclone® V 5CGXC3 FPGA 5CGXBC3B7U15C8N

  • MM# 968907
  • Código de especif. SR7G4
  • Código de pedido 5CGXBC3B7U15C8N
  • Versión A1
  • ECCN EAR99
  • ID de contenido de MDDS 701275
  • ID de contenido de PCN 805459801246813821

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23C6N

  • MM# 968910
  • Código de especif. SR7G7
  • Código de pedido 5CGXFC3B6F23C6N
  • Versión A1
  • ECCN 3A991
  • ID de contenido de MDDS 700102
  • ID de contenido de PCN 801246802082805459813821

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15A7N

  • MM# 968912
  • Código de especif. SR7G9
  • Código de pedido 5CGXFC3B6U15A7N
  • Versión A1
  • ECCN EAR99
  • ID de contenido de MDDS 699834
  • ID de contenido de PCN 801246813821805459

Cyclone® V 5CGXC3 FPGA 5CGXFC3B7U15C8N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23C7N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19A7N

  • MM# 970609
  • Código de especif. SR8UQ
  • Código de pedido 5CGXFC3B6U19A7N
  • Versión A1
  • ECCN 3A991
  • ID de contenido de MDDS 695930
  • ID de contenido de PCN 801246805459813821

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19C7N

  • MM# 973755
  • Código de especif. SRBMN
  • Código de pedido 5CGXFC3B6U19C7N
  • Versión A1
  • ECCN 3A991
  • ID de contenido de MDDS 701929
  • ID de contenido de PCN 801246802082805459

Información de cumplimiento de la normativa comercial

  • ECCN Varía según el producto
  • CCATS NA
  • US HTS 8542390060

Controladores y software

Software y controladores más recientes

Descargas disponibles:
Todas

Nombre

Página / Ver todo

Fecha de lanzamiento

La fecha en que se presentó inicialmente el producto.

Litografía

Litografía se refiere a la tecnología de semiconducción que se utiliza para fabricar el circuito integrado, indicada en nanómetros (nm), y es un indicador del tamaño de las funciones incluidas en el semiconductor.

Elementos lógicos (LE)

Los elementos lógicos (LE) son las unidades de lógica más pequeñas de la arquitectura Intel® FPGA. Los LE son compactos y proporcionan características avanzadas con un uso lógico eficiente.

Módulos lógicos adaptables (ALM)

El módulo lógico adaptable (ALM, por sus siglas en inglés) es el componente lógico básico en los dispositivos FPGA de Intel® compatibles y está diseñado para maximizar el desempeño y la utilización. Cada ALM tiene varios modos de funcionamiento diferentes y puede implementar una variedad de diferentes funciones lógicas combinatorias y secuenciales.

Registros del módulo lógico adaptativo (ALM)

Los registros de ALM son aquellos bits de registro (biestables) que están contenidos en los ALM y se utilizan para implementar la lógica secuencial.

Bucles con bloqueo de fase de tejido y E/S (PPL)

Los PLL de tejido y E/S se utilizan para simplificar el diseño y la implementación de las redes de relojes del tejido de FPGA Intel®, y también las redes de relojes asociadas con las celdas de E/S en el dispositivo.

Memoria integrada máxima

La capacidad total de todos los bloques de memoria integrados en el tejido programable del dispositivo FPGA Intel®.

Bloques de procesamiento de señal digital (DSP)

El bloque de procesamiento de señal digital (DSP, por sus siglas en inglés) es el componente matemático básico en los dispositivos FPGA Intel® compatibles y contiene acumuladores y multiplicadores de alto desempeño para implementar una variedad de funciones de procesamiento de señales digitales.

Formato de procesamiento de señal digital (DSP)

Según la familia de dispositivos FPGA Intel®, el bloque DSP es compatible con diferentes formatos como punto flotante duro, punto fijo duro, multiplicar y acumular, y solo multiplicar.

Controladores de memoria física

Los controladores de memoria física se utilizan para habilitar los sistemas de memoria externa de alto desempeño conectados a FPGA Intel®. Un controlador de memoria física ahorra recursos de FPGA y potencia en comparación con el controlador de memoria virtual equivalente y es compatible con un funcionamiento de mayor frecuencia.

Interfaces de memoria externa (EMIF)

Protocolos de interfaz de memoria externa compatibles con el dispositivo FPGA Intel®.

Recuento máximo de E/S de usuarios

El número máximo de pines de E/S de propósito general en el dispositivo FPGA Intel®, en el paquete más grande.
† El recuento real puede ser menor según el paquete.

Compatibilidad con normas de E/S

Los estándares de interfaz de E/S de propósito general compatibles con el dispositivo FPGA Intel®.

Pares LVDS máximos

El número máximo de pares de LVDS que se pueden configurar en el dispositivo FPGA Intel®, en el paquete más grande. Consulte la documentación del dispositivo para conocer el recuento real de pares de RX y TX LVDS, por tipo de paquete.

Transceptores máximos de no regreso a cero (NRZ)

El número máximo de transceptores de NRZ en el dispositivo FPGA Intel®, en el paquete más grande disponible.
† El recuento real puede ser menor según el paquete.

Velocidad máxima de datos de no regreso a cero (NRZ)

Velocidad máxima de datos de NRZ que es compatible con los transceptores de NRZ.
† La velocidad de datos real puede ser menor según la marca de velocidad del transceptor.

Dirección IP física de protocolo de transceptor

Propiedad intelectual física disponible en el dispositivo FPGA Intel® para ser compatible con los transceptores seriales de alta velocidad. La dirección IP física de protocolo del transceptor ahorra recursos de FPGA y potencia en comparación con la IP virtual equivalente y simplifica la implementación del protocolo serial.

Seguridad de Bitstream FPGA

Según la familia de dispositivos Intel FPGA, hay diversas características de seguridad disponibles para evitar la copia del bitstream del cliente y detectar los intentos de manipular el dispositivo durante la operación.

Convertidor de análogo a digital

El convertidor de analógico a digital es un recurso de conversión de datos disponible en algunas familias de dispositivos Intel FPGA.

Opciones de embalaje

Los dispositivos FPGA Intel® están disponibles en diferentes tamaños de paquetes, con diferentes cantidades de E/S y transceptores, para satisfacer los requisitos de sistema del cliente.