FPGA Intel® Cyclone® 10 10CL055

Especificaciones

Especificaciones de exportación

Elementos fundamentales

Especificaciones de E/S

Especificaciones de paquete

Información complementaria

Pedidos y cumplimiento

Información sobre especificaciones y pedidos

Intel® Cyclone® 10 10CL055 FPGA 10CL055YF484C8G

  • MM# 965566
  • Código de especif. SR4N7
  • Código de pedido 10CL055YF484C8G
  • Versión A1
  • ID de contenido de MDDS 699516745535

Intel® Cyclone® 10 10CL055 FPGA 10CL055YU484I7G

  • MM# 967116
  • Código de especif. SR5YQ
  • Código de pedido 10CL055YU484I7G
  • Versión A1
  • ID de contenido de MDDS 702192744684

Intel® Cyclone® 10 10CL055 FPGA 10CL055ZF484I8G

  • MM# 967117
  • Código de especif. SR5YR
  • Código de pedido 10CL055ZF484I8G
  • Versión A1
  • ID de contenido de MDDS 694210

Intel® Cyclone® 10 10CL055 FPGA 10CL055ZU484I8G

  • MM# 967118
  • Código de especif. SR5YS
  • Código de pedido 10CL055ZU484I8G
  • Versión A1
  • ID de contenido de MDDS 694297

Intel® Cyclone® 10 10CL055 FPGA 10CL055YU484C6G

  • MM# 968089
  • Código de especif. SR6SF
  • Código de pedido 10CL055YU484C6G
  • Versión A1
  • ID de contenido de MDDS 694847

Intel® Cyclone® 10 10CL055 FPGA 10CL055YF484C6G

  • MM# 968802
  • Código de especif. SR7D2
  • Código de pedido 10CL055YF484C6G
  • Versión A1
  • ID de contenido de MDDS 698489

Intel® Cyclone® 10 10CL055 FPGA 10CL055YF484I7G

  • MM# 973652
  • Código de especif. SRBJP
  • Código de pedido 10CL055YF484I7G
  • Versión A1
  • ID de contenido de MDDS 699977746309

Intel® Cyclone® 10 10CL055 FPGA 10CL055YU484C8G

  • MM# 973653
  • Código de especif. SRBJQ
  • Código de pedido 10CL055YU484C8G
  • Versión A1
  • ID de contenido de MDDS 699585744171

Intel® Cyclone® 10 10CL055 FPGA 10CL055YF484I7P

  • MM# 974707
  • Código de especif. SRC2Y
  • Código de pedido 10CL055YF484I7P
  • Versión A1
  • ID de contenido de MDDS 691781

Intel® Cyclone® 10 10CL055 FPGA 10CL055YU484A7G

  • MM# 999A2H
  • Código de especif. SRF4X
  • Código de pedido 10CL055YU484A7G
  • Versión A1
  • ID de contenido de MDDS 701149

Información de cumplimiento de la normativa comercial

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

Información sobre PCN

SR7D2

SR5YS

SR5YR

SR4N7

SR5YQ

SRC2Y

SRF4X

SR6SF

SRBJQ

SRBJP

Controladores y software

Software y controladores más recientes

Descargas disponibles:
Todas

Nombre

Página / Ver todo

Fecha de lanzamiento

La fecha en que se presentó inicialmente el producto.

Litografía

Litografía se refiere a la tecnología de semiconducción que se utiliza para fabricar el circuito integrado, indicada en nanómetros (nm), y es un indicador del tamaño de las funciones incluidas en el semiconductor.

Elementos lógicos (LE)

Los elementos lógicos (LE) son las unidades de lógica más pequeñas de la arquitectura Intel® FPGA. Los LE son compactos y proporcionan características avanzadas con un uso lógico eficiente.

Bucles con bloqueo de fase de tejido y E/S (PPL)

Los PLL de tejido y E/S se utilizan para simplificar el diseño y la implementación de las redes de relojes del tejido de FPGA Intel®, y también las redes de relojes asociadas con las celdas de E/S en el dispositivo.

Memoria integrada máxima

La capacidad total de todos los bloques de memoria integrados en el tejido programable del dispositivo FPGA Intel®.

Bloques de procesamiento de señal digital (DSP)

El bloque de procesamiento de señal digital (DSP, por sus siglas en inglés) es el componente matemático básico en los dispositivos FPGA Intel® compatibles y contiene acumuladores y multiplicadores de alto desempeño para implementar una variedad de funciones de procesamiento de señales digitales.

Formato de procesamiento de señal digital (DSP)

Según la familia de dispositivos FPGA Intel®, el bloque DSP es compatible con diferentes formatos como punto flotante duro, punto fijo duro, multiplicar y acumular, y solo multiplicar.

Recuento máximo de E/S de usuarios

El número máximo de pines de E/S de propósito general en el dispositivo FPGA Intel®, en el paquete más grande.
† El recuento real puede ser menor según el paquete.

Compatibilidad con normas de E/S

Los estándares de interfaz de E/S de propósito general compatibles con el dispositivo FPGA Intel®.

Pares LVDS máximos

El número máximo de pares de LVDS que se pueden configurar en el dispositivo FPGA Intel®, en el paquete más grande. Consulte la documentación del dispositivo para conocer el recuento real de pares de RX y TX LVDS, por tipo de paquete.

Opciones de embalaje

Los dispositivos FPGA Intel® están disponibles en diferentes tamaños de paquetes, con diferentes cantidades de E/S y transceptores, para satisfacer los requisitos de sistema del cliente.