FPGA Intel® Cyclone® 10 10CL006

Especificaciones

Especificaciones de exportación

Elementos fundamentales

Especificaciones de E/S

Especificaciones de paquete

Información complementaria

Pedidos y cumplimiento

Información sobre especificaciones y pedidos

Intel® Cyclone® 10 10CL006 FPGA 10CL006YE144C8G

  • MM# 965562
  • Código de especif. SR4N3
  • Código de pedido 10CL006YE144C8G
  • Versión A1
  • ID de contenido de MDDS 698725744190

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256C6G

  • MM# 967109
  • Código de especif. SR5YH
  • Código de pedido 10CL006YU256C6G
  • Versión A1
  • ID de contenido de MDDS 692907745571

Intel® Cyclone® 10 10CL006 FPGA 10CL006ZU256I8G

  • MM# 967110
  • Código de especif. SR5YJ
  • Código de pedido 10CL006ZU256I8G
  • Versión A1
  • ID de contenido de MDDS 697759746646

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256I7G

  • MM# 968794
  • Código de especif. SR7CU
  • Código de pedido 10CL006YU256I7G
  • Versión A1
  • ID de contenido de MDDS 702298745436

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256C8G

  • MM# 973647
  • Código de especif. SRBJJ
  • Código de pedido 10CL006YU256C8G
  • Versión A1
  • ID de contenido de MDDS 699546744306

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256A7G

  • MM# 999A2M
  • Código de especif. SRF51
  • Código de pedido 10CL006YU256A7G
  • Versión A1
  • ID de contenido de MDDS 691713

Información de cumplimiento de la normativa comercial

  • ECCN EAR99
  • CCATS NA
  • US HTS 8542390001

Información sobre PCN

SR5YJ

SR5YH

SRBJJ

SRF51

SR4N3

SR7CU

Controladores y software

Software y controladores más recientes

Descargas disponibles:
Todas

Nombre

Página / Ver todo

Fecha de lanzamiento

La fecha en que se presentó inicialmente el producto.

Litografía

Litografía se refiere a la tecnología de semiconducción que se utiliza para fabricar el circuito integrado, indicada en nanómetros (nm), y es un indicador del tamaño de las funciones incluidas en el semiconductor.

Elementos lógicos (LE)

Los elementos lógicos (LE) son las unidades de lógica más pequeñas de la arquitectura Intel® FPGA. Los LE son compactos y proporcionan características avanzadas con un uso lógico eficiente.

Bucles con bloqueo de fase de tejido y E/S (PPL)

Los PLL de tejido y E/S se utilizan para simplificar el diseño y la implementación de las redes de relojes del tejido de FPGA Intel®, y también las redes de relojes asociadas con las celdas de E/S en el dispositivo.

Memoria integrada máxima

La capacidad total de todos los bloques de memoria integrados en el tejido programable del dispositivo FPGA Intel®.

Bloques de procesamiento de señal digital (DSP)

El bloque de procesamiento de señal digital (DSP, por sus siglas en inglés) es el componente matemático básico en los dispositivos FPGA Intel® compatibles y contiene acumuladores y multiplicadores de alto desempeño para implementar una variedad de funciones de procesamiento de señales digitales.

Formato de procesamiento de señal digital (DSP)

Según la familia de dispositivos FPGA Intel®, el bloque DSP es compatible con diferentes formatos como punto flotante duro, punto fijo duro, multiplicar y acumular, y solo multiplicar.

Recuento máximo de E/S de usuarios

El número máximo de pines de E/S de propósito general en el dispositivo FPGA Intel®, en el paquete más grande.
† El recuento real puede ser menor según el paquete.

Compatibilidad con normas de E/S

Los estándares de interfaz de E/S de propósito general compatibles con el dispositivo FPGA Intel®.

Pares LVDS máximos

El número máximo de pares de LVDS que se pueden configurar en el dispositivo FPGA Intel®, en el paquete más grande. Consulte la documentación del dispositivo para conocer el recuento real de pares de RX y TX LVDS, por tipo de paquete.

Opciones de embalaje

Los dispositivos FPGA Intel® están disponibles en diferentes tamaños de paquetes, con diferentes cantidades de E/S y transceptores, para satisfacer los requisitos de sistema del cliente.