FPGA Stratix® V 5SGXB9

Especificaciones

Especificaciones de exportación

Elementos fundamentales

Especificaciones de E/S

Especificaciones de paquete

Información complementaria

Pedidos y cumplimiento

Información sobre especificaciones y pedidos

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43C2G

  • MM# 99A1MT
  • Código de especif. SRJL5
  • Código de pedido 5SGXEB9R1H43C2G
  • Versión A1
  • ID de contenido de MDDS 725990

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43C2LG

  • MM# 99A1MV
  • Código de especif. SRJL6
  • Código de pedido 5SGXEB9R1H43C2LG
  • Versión A1
  • ID de contenido de MDDS 724981

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43I2G

  • MM# 99A1MW
  • Código de especif. SRJL7
  • Código de pedido 5SGXEB9R1H43I2G
  • Versión A1
  • ID de contenido de MDDS 725704

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C2G

  • MM# 99A1MX
  • Código de especif. SRJL8
  • Código de pedido 5SGXEB9R2H43C2G
  • Versión A1
  • ID de contenido de MDDS 726307

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C2LG

  • MM# 99A1MZ
  • Código de especif. SRJL9
  • Código de pedido 5SGXEB9R2H43C2LG
  • Versión A1
  • ID de contenido de MDDS 725575

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C3G

  • MM# 99A1N0
  • Código de especif. SRJLA
  • Código de pedido 5SGXEB9R2H43C3G
  • Versión A1
  • ID de contenido de MDDS 725653

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I2G

  • MM# 99A1N1
  • Código de especif. SRJLB
  • Código de pedido 5SGXEB9R2H43I2G
  • Versión A1
  • ID de contenido de MDDS 726010

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I2LG

  • MM# 99A1N2
  • Código de especif. SRJLC
  • Código de pedido 5SGXEB9R2H43I2LG
  • Versión A1
  • ID de contenido de MDDS 726326

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I3G

  • MM# 99A1N3
  • Código de especif. SRJLD
  • Código de pedido 5SGXEB9R2H43I3G
  • Versión A1
  • ID de contenido de MDDS 725312

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I3LG

  • MM# 99A1N5
  • Código de especif. SRJLE
  • Código de pedido 5SGXEB9R2H43I3LG
  • Versión A1
  • ID de contenido de MDDS 725649

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2G

  • MM# 99A1N6
  • Código de especif. SRJLF
  • Código de pedido 5SGXEB9R3H43C2G
  • Versión A1
  • ID de contenido de MDDS 725266

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2LG

  • MM# 99A1N7
  • Código de especif. SRJLG
  • Código de pedido 5SGXEB9R3H43C2LG
  • Versión A1
  • ID de contenido de MDDS 725244

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C3G

  • MM# 99A1N8
  • Código de especif. SRJLH
  • Código de pedido 5SGXEB9R3H43C3G
  • Versión A1
  • ID de contenido de MDDS 725103

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C4G

  • MM# 99A1N9
  • Código de especif. SRJLJ
  • Código de pedido 5SGXEB9R3H43C4G
  • Versión A1
  • ID de contenido de MDDS 725647

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3G

  • MM# 99A1NA
  • Código de especif. SRJLK
  • Código de pedido 5SGXEB9R3H43I3G
  • Versión A1
  • ID de contenido de MDDS 725311

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3LG

  • MM# 99A1NC
  • Código de especif. SRJLL
  • Código de pedido 5SGXEB9R3H43I3LG
  • Versión A1
  • ID de contenido de MDDS 724823

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I4G

  • MM# 99A1ND
  • Código de especif. SRJLM
  • Código de pedido 5SGXEB9R3H43I4G
  • Versión A1
  • ID de contenido de MDDS 725550

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43C2G

  • MM# 99A1TV
  • Código de especif. SRJP6
  • Código de pedido 5SGXMB9R1H43C2G
  • Versión A1
  • ID de contenido de MDDS 724870

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43C2LG

  • MM# 99A1TW
  • Código de especif. SRJP7
  • Código de pedido 5SGXMB9R1H43C2LG
  • Versión A1
  • ID de contenido de MDDS 725005

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43I2G

  • MM# 99A1TX
  • Código de especif. SRJP8
  • Código de pedido 5SGXMB9R1H43I2G
  • Versión A1
  • ID de contenido de MDDS 725698

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C2G

  • MM# 99A1TZ
  • Código de especif. SRJP9
  • Código de pedido 5SGXMB9R2H43C2G
  • Versión A1
  • ID de contenido de MDDS 726069744237

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C2LG

  • MM# 99A1V0
  • Código de especif. SRJPA
  • Código de pedido 5SGXMB9R2H43C2LG
  • Versión A1
  • ID de contenido de MDDS 724799

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C3G

  • MM# 99A1V2
  • Código de especif. SRJPB
  • Código de pedido 5SGXMB9R2H43C3G
  • Versión A1
  • ID de contenido de MDDS 726309

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I2G

  • MM# 99A1V3
  • Código de especif. SRJPC
  • Código de pedido 5SGXMB9R2H43I2G
  • Versión A1
  • ID de contenido de MDDS 725865

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I2LG

  • MM# 99A1V4
  • Código de especif. SRJPD
  • Código de pedido 5SGXMB9R2H43I2LG
  • Versión A1
  • ID de contenido de MDDS 725309

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I3G

  • MM# 99A1V5
  • Código de especif. SRJPE
  • Código de pedido 5SGXMB9R2H43I3G
  • Versión A1
  • ID de contenido de MDDS 726268

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C2G

  • MM# 99A1V7
  • Código de especif. SRJPG
  • Código de pedido 5SGXMB9R3H43C2G
  • Versión A1
  • ID de contenido de MDDS 725520
  • ID de contenido de PCN 813836

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C2LG

  • MM# 99A1V8
  • Código de especif. SRJPH
  • Código de pedido 5SGXMB9R3H43C2LG
  • Versión A1
  • ID de contenido de MDDS 726030

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C3G

  • MM# 99A1V9
  • Código de especif. SRJPJ
  • Código de pedido 5SGXMB9R3H43C3G
  • Versión A1
  • ID de contenido de MDDS 725386

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C4G

  • MM# 99A1VA
  • Código de especif. SRJPK
  • Código de pedido 5SGXMB9R3H43C4G
  • Versión A1
  • ID de contenido de MDDS 725113

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3G

  • MM# 99A1VC
  • Código de especif. SRJPL
  • Código de pedido 5SGXMB9R3H43I3G
  • Versión A1
  • ID de contenido de MDDS 725223

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3LG

  • MM# 99A1VD
  • Código de especif. SRJPM
  • Código de pedido 5SGXMB9R3H43I3LG
  • Versión A1
  • ID de contenido de MDDS 726305

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I4G

  • MM# 99A1VG
  • Código de especif. SRJPN
  • Código de pedido 5SGXMB9R3H43I4G
  • Versión A1
  • ID de contenido de MDDS 725379

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I3LG

  • MM# 99A237
  • Código de especif. SRJQF
  • Código de pedido 5SGXMB9R2H43I3LG
  • Versión A1
  • ID de contenido de MDDS 725508

Retirados y descontinuados

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3N

  • MM# 969150
  • Código de especif. SR7P9
  • Código de pedido 5SGXEB9R3H43I3N
  • Versión A1
  • ID de contenido de MDDS 701878
  • ID de contenido de PCN 799811

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43I2N

  • MM# 969261
  • Código de especif. SR7SJ
  • Código de pedido 5SGXMB9R1H43I2N
  • Versión A1
  • ID de contenido de MDDS 700726
  • ID de contenido de PCN 799811

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3LN

  • MM# 969262
  • Código de especif. SR7SK
  • Código de pedido 5SGXMB9R3H43I3LN
  • Versión A1
  • ID de contenido de MDDS 699846
  • ID de contenido de PCN 799811

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2LN

  • MM# 970502
  • Código de especif. SR8RK
  • Código de pedido 5SGXEB9R3H43C2LN
  • Versión A1
  • ID de contenido de MDDS 698650
  • ID de contenido de PCN 799811

Información de cumplimiento de la normativa comercial

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390060

Controladores y software

Software y controladores más recientes

Descargas disponibles:
Todas

Nombre

Página / Ver todo

Fecha de lanzamiento

La fecha en que se presentó inicialmente el producto.

Litografía

Litografía se refiere a la tecnología de semiconducción que se utiliza para fabricar el circuito integrado, indicada en nanómetros (nm), y es un indicador del tamaño de las funciones incluidas en el semiconductor.

Elementos lógicos (LE)

Los elementos lógicos (LE) son las unidades de lógica más pequeñas de la arquitectura Intel® FPGA. Los LE son compactos y proporcionan características avanzadas con un uso lógico eficiente.

Módulos lógicos adaptables (ALM)

El módulo lógico adaptable (ALM, por sus siglas en inglés) es el componente lógico básico en los dispositivos FPGA de Intel® compatibles y está diseñado para maximizar el desempeño y la utilización. Cada ALM tiene varios modos de funcionamiento diferentes y puede implementar una variedad de diferentes funciones lógicas combinatorias y secuenciales.

Registros del módulo lógico adaptativo (ALM)

Los registros de ALM son aquellos bits de registro (biestables) que están contenidos en los ALM y se utilizan para implementar la lógica secuencial.

Bucles con bloqueo de fase de tejido y E/S (PPL)

Los PLL de tejido y E/S se utilizan para simplificar el diseño y la implementación de las redes de relojes del tejido de FPGA Intel®, y también las redes de relojes asociadas con las celdas de E/S en el dispositivo.

Memoria integrada máxima

La capacidad total de todos los bloques de memoria integrados en el tejido programable del dispositivo FPGA Intel®.

Bloques de procesamiento de señal digital (DSP)

El bloque de procesamiento de señal digital (DSP, por sus siglas en inglés) es el componente matemático básico en los dispositivos FPGA Intel® compatibles y contiene acumuladores y multiplicadores de alto desempeño para implementar una variedad de funciones de procesamiento de señales digitales.

Formato de procesamiento de señal digital (DSP)

Según la familia de dispositivos FPGA Intel®, el bloque DSP es compatible con diferentes formatos como punto flotante duro, punto fijo duro, multiplicar y acumular, y solo multiplicar.

Controladores de memoria física

Los controladores de memoria física se utilizan para habilitar los sistemas de memoria externa de alto desempeño conectados a FPGA Intel®. Un controlador de memoria física ahorra recursos de FPGA y potencia en comparación con el controlador de memoria virtual equivalente y es compatible con un funcionamiento de mayor frecuencia.

Interfaces de memoria externa (EMIF)

Protocolos de interfaz de memoria externa compatibles con el dispositivo FPGA Intel®.

Recuento máximo de E/S de usuarios

El número máximo de pines de E/S de propósito general en el dispositivo FPGA Intel®, en el paquete más grande.
† El recuento real puede ser menor según el paquete.

Compatibilidad con normas de E/S

Los estándares de interfaz de E/S de propósito general compatibles con el dispositivo FPGA Intel®.

Pares LVDS máximos

El número máximo de pares de LVDS que se pueden configurar en el dispositivo FPGA Intel®, en el paquete más grande. Consulte la documentación del dispositivo para conocer el recuento real de pares de RX y TX LVDS, por tipo de paquete.

Transceptores máximos de no regreso a cero (NRZ)

El número máximo de transceptores de NRZ en el dispositivo FPGA Intel®, en el paquete más grande disponible.
† El recuento real puede ser menor según el paquete.

Velocidad máxima de datos de no regreso a cero (NRZ)

Velocidad máxima de datos de NRZ que es compatible con los transceptores de NRZ.
† La velocidad de datos real puede ser menor según la marca de velocidad del transceptor.

Dirección IP física de protocolo de transceptor

Propiedad intelectual física disponible en el dispositivo FPGA Intel® para ser compatible con los transceptores seriales de alta velocidad. La dirección IP física de protocolo del transceptor ahorra recursos de FPGA y potencia en comparación con la IP virtual equivalente y simplifica la implementación del protocolo serial.

Opciones de embalaje

Los dispositivos FPGA Intel® están disponibles en diferentes tamaños de paquetes, con diferentes cantidades de E/S y transceptores, para satisfacer los requisitos de sistema del cliente.