FPGA Stratix® V 5SGXBB

Especificaciones

Especificaciones de exportación

Elementos fundamentales

Especificaciones de E/S

Especificaciones de paquete

Información complementaria

Pedidos y cumplimiento

Información sobre especificaciones y pedidos

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C3G

  • MM# 99A1HF
  • Código de especif. SRJH0
  • Código de pedido 5SGXMBBR3H43C3G
  • Versión A1
  • ID de contenido de MDDS 725759

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43C2G

  • MM# 99A1NF
  • Código de especif. SRJLN
  • Código de pedido 5SGXEBBR1H43C2G
  • Versión A1
  • ID de contenido de MDDS 725398

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43C2LG

  • MM# 99A1NH
  • Código de especif. SRJLP
  • Código de pedido 5SGXEBBR1H43C2LG
  • Versión A1
  • ID de contenido de MDDS 726027

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43I2G

  • MM# 99A1NJ
  • Código de especif. SRJLQ
  • Código de pedido 5SGXEBBR1H43I2G
  • Versión A1
  • ID de contenido de MDDS 725993

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C2G

  • MM# 99A1NK
  • Código de especif. SRJLR
  • Código de pedido 5SGXEBBR2H43C2G
  • Versión A1
  • ID de contenido de MDDS 725393

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C2LG

  • MM# 99A1NL
  • Código de especif. SRJLS
  • Código de pedido 5SGXEBBR2H43C2LG
  • Versión A1
  • ID de contenido de MDDS 725927

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C3G

  • MM# 99A1NM
  • Código de especif. SRJLT
  • Código de pedido 5SGXEBBR2H43C3G
  • Versión A1
  • ID de contenido de MDDS 726185

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2G

  • MM# 99A1NN
  • Código de especif. SRJLU
  • Código de pedido 5SGXEBBR2H43I2G
  • Versión A1
  • ID de contenido de MDDS 725506

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2LG

  • MM# 99A1NP
  • Código de especif. SRJLV
  • Código de pedido 5SGXEBBR2H43I2LG
  • Versión A1
  • ID de contenido de MDDS 725143

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I3G

  • MM# 99A1NR
  • Código de especif. SRJLW
  • Código de pedido 5SGXEBBR2H43I3G
  • Versión A1
  • ID de contenido de MDDS 724930

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I3LG

  • MM# 99A1NT
  • Código de especif. SRJLX
  • Código de pedido 5SGXEBBR2H43I3LG
  • Versión A1
  • ID de contenido de MDDS 726257

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C2G

  • MM# 99A1NV
  • Código de especif. SRJLY
  • Código de pedido 5SGXEBBR3H43C2G
  • Versión A1
  • ID de contenido de MDDS 726031

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C2LG

  • MM# 99A1NX
  • Código de especif. SRJLZ
  • Código de pedido 5SGXEBBR3H43C2LG
  • Versión A1
  • ID de contenido de MDDS 725208

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C3G

  • MM# 99A1NZ
  • Código de especif. SRJM0
  • Código de pedido 5SGXEBBR3H43C3G
  • Versión A1
  • ID de contenido de MDDS 725551

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C4G

  • MM# 99A1P0
  • Código de especif. SRJM1
  • Código de pedido 5SGXEBBR3H43C4G
  • Versión A1
  • ID de contenido de MDDS 725851

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I3G

  • MM# 99A1P1
  • Código de especif. SRJM2
  • Código de pedido 5SGXEBBR3H43I3G
  • Versión A1
  • ID de contenido de MDDS 725847

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I3LG

  • MM# 99A1P2
  • Código de especif. SRJM3
  • Código de pedido 5SGXEBBR3H43I3LG
  • Versión A1
  • ID de contenido de MDDS 725166

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I4G

  • MM# 99A1P3
  • Código de especif. SRJM4
  • Código de pedido 5SGXEBBR3H43I4G
  • Versión A1
  • ID de contenido de MDDS 725336

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43C2G

  • MM# 99A1VH
  • Código de especif. SRJPP
  • Código de pedido 5SGXMBBR1H43C2G
  • Versión A1
  • ID de contenido de MDDS 725269

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43C2LG

  • MM# 99A1VJ
  • Código de especif. SRJPQ
  • Código de pedido 5SGXMBBR1H43C2LG
  • Versión A1
  • ID de contenido de MDDS 725578

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43I2G

  • MM# 99A1VK
  • Código de especif. SRJPR
  • Código de pedido 5SGXMBBR1H43I2G
  • Versión A1
  • ID de contenido de MDDS 725522

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I2G

  • MM# 99A1VL
  • Código de especif. SRJPS
  • Código de pedido 5SGXMBBR2H40I2G
  • Versión A1
  • ID de contenido de MDDS 725373

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I2LG

  • MM# 99A1VM
  • Código de especif. SRJPT
  • Código de pedido 5SGXMBBR2H40I2LG
  • Versión A1
  • ID de contenido de MDDS 725965

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I3G

  • MM# 99A1VN
  • Código de especif. SRJPU
  • Código de pedido 5SGXMBBR2H40I3G
  • Versión A1
  • ID de contenido de MDDS 724804

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C2G

  • MM# 99A1VP
  • Código de especif. SRJPV
  • Código de pedido 5SGXMBBR2H43C2G
  • Versión A1
  • ID de contenido de MDDS 726003

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C2LG

  • MM# 99A1VR
  • Código de especif. SRJPW
  • Código de pedido 5SGXMBBR2H43C2LG
  • Versión A1
  • ID de contenido de MDDS 726011

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C3G

  • MM# 99A1VT
  • Código de especif. SRJPX
  • Código de pedido 5SGXMBBR2H43C3G
  • Versión A1
  • ID de contenido de MDDS 724786

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I2G

  • MM# 99A1VW
  • Código de especif. SRJPY
  • Código de pedido 5SGXMBBR2H43I2G
  • Versión A1
  • ID de contenido de MDDS 725152

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I2LG

  • MM# 99A1VX
  • Código de especif. SRJPZ
  • Código de pedido 5SGXMBBR2H43I2LG
  • Versión A1
  • ID de contenido de MDDS 694821745842

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I3G

  • MM# 99A1VZ
  • Código de especif. SRJQ0
  • Código de pedido 5SGXMBBR2H43I3G
  • Versión A1
  • ID de contenido de MDDS 724929

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I3LG

  • MM# 99A1W0
  • Código de especif. SRJQ1
  • Código de pedido 5SGXMBBR2H43I3LG
  • Versión A1
  • ID de contenido de MDDS 724985

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C2G

  • MM# 99A1W1
  • Código de especif. SRJQ2
  • Código de pedido 5SGXMBBR3H43C2G
  • Versión A1
  • ID de contenido de MDDS 725536

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C2LG

  • MM# 99A1W2
  • Código de especif. SRJQ3
  • Código de pedido 5SGXMBBR3H43C2LG
  • Versión A1
  • ID de contenido de MDDS 724787

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C4G

  • MM# 99A1W3
  • Código de especif. SRJQ5
  • Código de pedido 5SGXMBBR3H43C4G
  • Versión A1
  • ID de contenido de MDDS 725171

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I3G

  • MM# 99A1W4
  • Código de especif. SRJQ6
  • Código de pedido 5SGXMBBR3H43I3G
  • Versión A1
  • ID de contenido de MDDS 726246

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I3LG

  • MM# 99A1W5
  • Código de especif. SRJQ7
  • Código de pedido 5SGXMBBR3H43I3LG
  • Versión A1
  • ID de contenido de MDDS 725273

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I4G

  • MM# 99A1W6
  • Código de especif. SRJQ9
  • Código de pedido 5SGXMBBR3H43I4G
  • Versión A1
  • ID de contenido de MDDS 726032

Retirados y descontinuados

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2

  • MM# 969152
  • Código de especif. SR7PB
  • Código de pedido 5SGXEBBR2H43I2
  • Versión A1
  • ID de contenido de MDDS 698126

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43C2N

  • MM# 969153
  • Código de especif. SR7PA
  • Código de pedido 5SGXEBBR1H43C2N
  • Versión A1
  • ID de contenido de MDDS 694275

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I3L

  • MM# 969154
  • Código de especif. SR7PD
  • Código de pedido 5SGXEBBR2H43I3L
  • Versión A1
  • ID de contenido de MDDS 700887

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2LN

  • MM# 969155
  • Código de especif. SR7PC
  • Código de pedido 5SGXEBBR2H43I2LN
  • Versión A1
  • ID de contenido de MDDS 699648745495

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C2LN

  • MM# 969368
  • Código de especif. SR7VP
  • Código de pedido 5SGXMBBR2H43C2LN
  • Versión A1
  • ID de contenido de MDDS 697436745587

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43C2N

  • MM# 969369
  • Código de especif. SR7VM
  • Código de pedido 5SGXMBBR1H43C2N
  • Versión A1
  • ID de contenido de MDDS 702506

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I3N

  • MM# 969370
  • Código de especif. SR7VQ
  • Código de pedido 5SGXMBBR2H43I3N
  • Versión A1
  • ID de contenido de MDDS 693863744991

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C3N

  • MM# 969371
  • Código de especif. SR7VS
  • Código de pedido 5SGXMBBR3H43C3N
  • Versión A1
  • ID de contenido de MDDS 694722

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C2LN

  • MM# 969372
  • Código de especif. SR7VR
  • Código de pedido 5SGXMBBR3H43C2LN
  • Versión A1
  • ID de contenido de MDDS 700768

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2L

  • MM# 970503
  • Código de especif. SR8RL
  • Código de pedido 5SGXEBBR2H43I2L
  • Versión A1
  • ID de contenido de MDDS 697191

Información de cumplimiento de la normativa comercial

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

Información sobre PCN

SR7VS

SR7VR

SR7VQ

SR8RL

SR7VP

SRJH0

SR7VM

SR7PD

SR7PC

SR7PB

SR7PA

SRJLY

SRJLZ

SRJLQ

SRJM2

SRJPU

SRJQ6

SRJLR

SRJM3

SRJPV

SRJQ7

SRJLS

SRJM4

SRJPW

SRJLT

SRJPX

SRJQ9

SRJLU

SRJPY

SRJLV

SRJPZ

SRJLW

SRJLX

SRJQ0

SRJPP

SRJQ1

SRJPQ

SRJQ2

SRJLN

SRJPR

SRJQ3

SRJM0

SRJPS

SRJLP

SRJM1

SRJPT

SRJQ5

Controladores y software

Software y controladores más recientes

Descargas disponibles:
Todas

Nombre

Página / Ver todo

Fecha de lanzamiento

La fecha en que se presentó inicialmente el producto.

Litografía

Litografía se refiere a la tecnología de semiconducción que se utiliza para fabricar el circuito integrado, indicada en nanómetros (nm), y es un indicador del tamaño de las funciones incluidas en el semiconductor.

Elementos lógicos (LE)

Los elementos lógicos (LE) son las unidades de lógica más pequeñas de la arquitectura Intel® FPGA. Los LE son compactos y proporcionan características avanzadas con un uso lógico eficiente.

Módulos lógicos adaptables (ALM)

El módulo lógico adaptable (ALM, por sus siglas en inglés) es el componente lógico básico en los dispositivos FPGA de Intel® compatibles y está diseñado para maximizar el desempeño y la utilización. Cada ALM tiene varios modos de funcionamiento diferentes y puede implementar una variedad de diferentes funciones lógicas combinatorias y secuenciales.

Registros del módulo lógico adaptativo (ALM)

Los registros de ALM son aquellos bits de registro (biestables) que están contenidos en los ALM y se utilizan para implementar la lógica secuencial.

Bucles con bloqueo de fase de tejido y E/S (PPL)

Los PLL de tejido y E/S se utilizan para simplificar el diseño y la implementación de las redes de relojes del tejido de FPGA Intel®, y también las redes de relojes asociadas con las celdas de E/S en el dispositivo.

Memoria integrada máxima

La capacidad total de todos los bloques de memoria integrados en el tejido programable del dispositivo FPGA Intel®.

Bloques de procesamiento de señal digital (DSP)

El bloque de procesamiento de señal digital (DSP, por sus siglas en inglés) es el componente matemático básico en los dispositivos FPGA Intel® compatibles y contiene acumuladores y multiplicadores de alto desempeño para implementar una variedad de funciones de procesamiento de señales digitales.

Formato de procesamiento de señal digital (DSP)

Según la familia de dispositivos FPGA Intel®, el bloque DSP es compatible con diferentes formatos como punto flotante duro, punto fijo duro, multiplicar y acumular, y solo multiplicar.

Controladores de memoria física

Los controladores de memoria física se utilizan para habilitar los sistemas de memoria externa de alto desempeño conectados a FPGA Intel®. Un controlador de memoria física ahorra recursos de FPGA y potencia en comparación con el controlador de memoria virtual equivalente y es compatible con un funcionamiento de mayor frecuencia.

Interfaces de memoria externa (EMIF)

Protocolos de interfaz de memoria externa compatibles con el dispositivo FPGA Intel®.

Recuento máximo de E/S de usuarios

El número máximo de pines de E/S de propósito general en el dispositivo FPGA Intel®, en el paquete más grande.
† El recuento real puede ser menor según el paquete.

Compatibilidad con normas de E/S

Los estándares de interfaz de E/S de propósito general compatibles con el dispositivo FPGA Intel®.

Pares LVDS máximos

El número máximo de pares de LVDS que se pueden configurar en el dispositivo FPGA Intel®, en el paquete más grande. Consulte la documentación del dispositivo para conocer el recuento real de pares de RX y TX LVDS, por tipo de paquete.

Transceptores máximos de no regreso a cero (NRZ)

El número máximo de transceptores de NRZ en el dispositivo FPGA Intel®, en el paquete más grande disponible.
† El recuento real puede ser menor según el paquete.

Velocidad máxima de datos de no regreso a cero (NRZ)

Velocidad máxima de datos de NRZ que es compatible con los transceptores de NRZ.
† La velocidad de datos real puede ser menor según la marca de velocidad del transceptor.

Dirección IP física de protocolo de transceptor

Propiedad intelectual física disponible en el dispositivo FPGA Intel® para ser compatible con los transceptores seriales de alta velocidad. La dirección IP física de protocolo del transceptor ahorra recursos de FPGA y potencia en comparación con la IP virtual equivalente y simplifica la implementación del protocolo serial.

Opciones de embalaje

Los dispositivos FPGA Intel® están disponibles en diferentes tamaños de paquetes, con diferentes cantidades de E/S y transceptores, para satisfacer los requisitos de sistema del cliente.