CPLD MAX® II EPM570
Especificaciones
Comparar productos Intel®
Elementos fundamentales
-
Colección de productos
CPLD MAX® II
-
Estado
Launched
-
Fecha de lanzamiento
Q1'14
-
Litografía
180 nm
Inicie sesión con su cuenta de CNDA para ver más detalles de las SKUs.
Recursos
Funciones
-
JTAG de exploración de límites
Sí
-
ISP de JTAG
Sí
-
Registros de entradas rápidos
Sí
-
Arranque de registro programable
Sí
-
Traductor de JTAG
Sí
-
ISP en tiempo real
Sí
-
E/S multiVolt†
1.5, 1.8, 2.5, 3.3
-
Cargadores portátiles de E/S
2
-
Habilitaciones máximas de salida
160
-
LVTTL/LVCMOS
Sí
-
Disparadores de Schmitt
Sí
-
Tasa de giro programable
Sí
-
Resistencias de polarización programables
Sí
-
Pines de a tierra (GND) programables
Sí
-
Salidas de drenaje abierto
Sí
-
Retención de bus
Sí
Especificaciones de paquete
-
Opciones de embalaje
M100, F100, M256, T100, F256, T144
-
Tamaño de paquete
6mmx6mm,11mmx11mm,11mmx11mm,16mmx16mm,17mmx17mm,22mmx22mm
Información complementaria
-
URL de información adicional
View now
Pedidos y cumplimiento
Inicie sesión con su cuenta de CNDA para ver más detalles de las SKUs.
Información sobre especificaciones y pedidos
Información de cumplimiento de la normativa comercial
- ECCN EAR99
- CCATS NA
- US HTS 8542390060
Controladores y software
Descripción
Tipo
Más
SO
Versión
Fecha
Todas
Ver detalles
Descargar
No se han encontrado resultados para
Y
/apps/intel/arksuite/template/arkProductPageTemplate
Software y controladores más recientes
Fecha de lanzamiento
La fecha en que se presentó inicialmente el producto.
Litografía
Litografía se refiere a la tecnología de semiconducción que se utiliza para fabricar el circuito integrado, indicada en nanómetros (nm), y es un indicador del tamaño de las funciones incluidas en el semiconductor.
Macrocélulas equivalentes
La relación de macrocélulas equivalentes típica" es de aproximadamente 1,3 LE por macrocélula basada en datos empíricos.
Retraso de pin a pin
El retraso de pin a pin es el tiempo necesario para que una señal de un pin de entrada se propague a través de lógica combinatoria y aparezca en un pin de salida externo.
Memoria flash del usuario
La memoria flash del usuario (UFM, por sus siglas en inglés) ofrece acceso a los bloques de memoria flash serial en estos dispositivos.
JTAG de exploración de límites
Pruebas que aíslan el circuito interno de un dispositivo del circuito de E/S.
ISP de JTAG
Capacidad de programación en el sistema a través de la interfaz JTAG.
Registros de entradas rápidos
Registros de entrada en celdas de E/S que tienen una conexión rápida y directa desde pines de E/S.
Arranque de registro programable
Habilita las salidas registradas para que se impulsen durante un tiempo específico al momento del arranque a través del software Quartus II.
Traductor de JTAG
Permite acceder a las señales de estado y TAP JTAG cuando se emiten las instrucciones de USER0 o USER1 en JTAG TAP.
ISP en tiempo real
Puede programar el dispositivo compatible mientras el dispositivo está en funcionamiento.
E/S multiVolt†
Permite que los dispositivos de todos los paquetes interactúen con los sistemas de diferentes voltajes de suministro. †Se debe utilizar una resistencia externa para la tolerancia de 5,0 V.
Cargadores portátiles de E/S
Un grupo de pines de E/S que se agrupan para especificar los estándares de E/S. Para tener energía durante el funcionamiento del dispositivo
Habilitaciones máximas de salida
Cantidad máxima de entradas de control que permiten o impiden la salida de datos del dispositivo.
LVTTL/LVCMOS
Transistor de bajo voltaje a la lógica del transistor/semiconductor de óxido metálico complementario de bajo voltaje
Disparadores de Schmitt
Permiten que los búferes de entrada respondan a las tasas de perímetro de entrada lentas con una tasa de perímetro de salida rápida.
Tasa de giro programable
Control de tasa de giro de salida que se puede configurar para tener menor ruido o un desempeño de alta velocidad.
Resistencias de polarización programables
Cada pin de E/S en el dispositivo ofrece una resistencia de polarización programable opcional durante el modo de usuario. Si esta función está habilitada para un pin de E/S, la resistencia de polarización mantiene la salida al nivel de VCCIO del banco de pines de salida.
Pines de a tierra (GND) programables
Cada pin de E/S no utilizado en el dispositivo se puede utilizar como un pin de tierra adicional.
Salidas de drenaje abierto
Los dispositivos ofrecen una salida de drenaje abierto opcional (equivalente a un colector abierto) para cada pin de E/S. Esta salida de drenaje abierto permite que el dispositivo ofrezca señales de control a nivel de sistema que se pueden afirmar con alguno de los distintos dispositivos.
Retención de bus
Cada pin de E/S en el dispositivo ofrece una función de retención de bus opcional. El circuito de retención de bus puede retener la señal en un pin de E/S en su último estado emitido.
Opciones de embalaje
Los dispositivos FPGA Intel® están disponibles en diferentes tamaños de paquetes, con diferentes cantidades de E/S y transceptores, para satisfacer los requisitos de sistema del cliente.
Toda la información proporcionada está sujeta a cambios en cualquier momento y sin previo aviso. Es posible que Intel modifique el ciclo de vida de fabricación, las especificaciones y las descripciones de los productos en cualquier momento y sin previo aviso. La información que aquí se entrega se proporciona "tal como está" e Intel no realiza ninguna declaración como tampoco entrega garantía alguna sobre la exactitud de la información ni sobre las características, la disponibilidad, la funcionalidad o la compatibilidad de los productos mencionados. Comuníquese con el proveedor del sistema para obtener más información sobre productos o sistemas específicos.
Intel classifications are for general, educational and planning purposes only and consist of Export Control Classification Numbers (ECCN) and Harmonized Tariff Schedule (HTS) numbers. Any use made of Intel classifications are without recourse to Intel and shall not be construed as a representation or warranty regarding the proper ECCN or HTS. Your company as an importer and/or exporter is responsible for determining the correct classification of your transaction.
Consulte la hoja de datos para revisar las definiciones formales de las propiedades y funciones del producto.
‡ Es posible que esta función no esté disponible en todos los sistemas de computación. Verifique con el vendedor del sistema para determinar si su sistema tiene esta característica o revise a las especificaciones de sistema (motherboard, procesador, chipset, fuente de alimentación, disco duro, controlador de gráficos, memoria, BIOS, controladores, monitor de máquina virtual-VMM, software de plataforma o sistema operativo) para ver la compatibilidad de características. La funcionalidad, el desempeño y otros beneficios de esta característica pueden variar según la configuración de sistema.
“Notificado” Los SKUs todavía no se encuentran disponibles. Haga referencia a la Fecha de lanzamiento para la disponibilidad en el mercado.