MAX® V 5M40Z CPLD

規格

驅動程式與軟體

最新驅動程式與軟體

可用的下載:
全部

姓名

推出日期

產品首次推出的日期。

光刻

光刻是指用於製造積體電路的半導體技術,單位為奈米 (nm),表示半導體上的功能大小。

邏輯元素 (LE)

邏輯元素 (LE) 是 Intel® FPGA 架構中最小的邏輯單元。LE 結構緊湊,提供具有高效邏輯使用的進階功能。

同等的巨晶元

典型的同等巨晶元比大約是每個巨晶元 1.3 個 LE,取決於經驗資料。

針腳到針腳延遲

針腳到針腳延遲是指輸入針腳發出的訊號,需要多久時間才能透過組合邏輯散布,並且出現在外部輸出針腳。

使用者快閃記憶體

使用者快閃記憶體(UFM)可存取這些裝置中的序列快閃記憶體區塊。

可轉換為記憶體的邏輯

未使用的 LE 可轉換為記憶體。可用的 LE RAM 位元總數取決於記憶體模式,以及實體化記憶體的深度與寬度配置。

內部振盪器

內部振盪器用於滿足許多設計的時脈需求,並消除外部時脈電路的需求。

快速開機重設

在偵測到電源供應後,將整個設計快速重設至初始與已知狀態。

邊界掃描 JTAG

測試可將裝置內部電路與 I/O 電路隔絕。

JTAG ISP

透過 JTAG 介面的系統內程式化能力。

快速輸入暫存器

I/O 電路方塊內的輸入暫存器,可從 I/O 腳位快速直接連接。

可程式化暫存器開機

透過 Quartus II 軟體,在開機時讓暫存輸出提高一段特定時間。

JTAG 轉換器

向 JTAG TAP 發出 USER0 或 USER1 指令時,允許存取 JTAG TAP 與狀態訊號。

即時 ISP

裝置仍在運轉時,可以將支援的裝置程式化。

多伏特 I/Os†

讓所有封裝中的裝置可與不同電源電壓的系統連接。5.0 V 的容錯必須使用外部電阻器。

I/O 行動電源

針對指定 I/O 標準分組的 I/O 針腳群組。可在裝置運作期間開機。

輸出啟用上限

允許或防止從裝置輸出資料的控制輸出數量上限。

LVTTL/LVCMOS

低電壓電晶體至電晶體邏輯/低電壓互補金氧半導體

模擬的 LVDS 輸出

低電壓差分信號輸出

斯密特觸發器

讓輸入緩衝可利用快速輸出邊緣速率回應緩慢的輸入邊緣速率。

可程式化的迴轉率

可針對低噪音或高速效能配置的輸出迴轉率控制。

可程式化的拉升電阻器

裝置上每個 I/O 針腳都在使用者模式期間提供了選用的可程式化拉升電阻器。如果為 I/O 針腳啟用這項功能,拉升電阻器會將輸出維持在輸出針腳組的 VCCIO 水準。

可程式化的 GND 針腳

裝置上每個未使用的 I/O 針腳,皆可當成額外的接地針腳使用。

漏極開路輸出

裝置為每個 I/O 針腳提供選用的漏極開路(等同於集電極開路)輸出。這種漏極開路輸出可讓裝置提供系統層級控制訊號,而且可由任何數個裝置宣告。

匯流排保持功能

裝置上每個 I/O 針腳皆提供選用的匯流排保持功能。匯流排保持功能電路可讓 I/O 針腳的訊號保持在最後驅動狀態。

封裝選項

Intel FPGA 裝置提供不同的封裝尺寸,IO 和收發器計數各異,可配合客戶的系統需求。