เอฟพีจีเอ Intel® Agilex™ I-ซีรีส์ 022

R31B

ข้อมูลจำเพาะ

ข้อมูลจำเพาะของแพ็คเกจ

ข้อมูลเสริม

ข้อมูลการสั่งซื้อและการปฏิบัติตามกฎระเบียบ

ข้อมูลการสั่งซื้อและข้อมูลจำเพาะ

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B1E1V

  • MM# 99AX3C
  • รหัสข้อมูลจำเพาะ SRLL0
  • รหัสการสั่งซื้อ AGIB022R31B1E1V
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B1E2V

  • MM# 99AX3D
  • รหัสข้อมูลจำเพาะ SRLL1
  • รหัสการสั่งซื้อ AGIB022R31B1E2V
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B1I1V

  • MM# 99AX3F
  • รหัสข้อมูลจำเพาะ SRLL2
  • รหัสการสั่งซื้อ AGIB022R31B1I1V
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B1I2V

  • MM# 99AX3G
  • รหัสข้อมูลจำเพาะ SRLL3
  • รหัสการสั่งซื้อ AGIB022R31B1I2V
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B2E1V

  • MM# 99AX3H
  • รหัสข้อมูลจำเพาะ SRLL4
  • รหัสการสั่งซื้อ AGIB022R31B2E1V
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B2E2V

  • MM# 99AX3J
  • รหัสข้อมูลจำเพาะ SRLL5
  • รหัสการสั่งซื้อ AGIB022R31B2E2V
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B2E3V

  • MM# 99AX3K
  • รหัสข้อมูลจำเพาะ SRLL6
  • รหัสการสั่งซื้อ AGIB022R31B2E3V
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B2I1V

  • MM# 99AX3P
  • รหัสข้อมูลจำเพาะ SRLL7
  • รหัสการสั่งซื้อ AGIB022R31B2I1V
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B2I2V

  • MM# 99AX3R
  • รหัสข้อมูลจำเพาะ SRLL8
  • รหัสการสั่งซื้อ AGIB022R31B2I2V
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B2I3V

  • MM# 99AX3X
  • รหัสข้อมูลจำเพาะ SRLL9
  • รหัสการสั่งซื้อ AGIB022R31B2I3V
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B3E3E

  • MM# 99AX3Z
  • รหัสข้อมูลจำเพาะ SRLLA
  • รหัสการสั่งซื้อ AGIB022R31B3E3E
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B3I3E

  • MM# 99AX40
  • รหัสข้อมูลจำเพาะ SRLLB
  • รหัสการสั่งซื้อ AGIB022R31B3I3E
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B2E3E

  • MM# 99AX41
  • รหัสข้อมูลจำเพาะ SRLLC
  • รหัสการสั่งซื้อ AGIB022R31B2E3E
  • Stepping A5

Intel® Agilex™ I-Series 022 FPGA (R31B) AGIB022R31B2I3E

  • MM# 99AX42
  • รหัสข้อมูลจำเพาะ SRLLD
  • รหัสการสั่งซื้อ AGIB022R31B2I3E
  • Stepping A5

ข้อมูลความสอดคล้องตามข้อบังคับการค้า

  • ECCN 5A002U
  • CCATS G178951
  • US HTS 8542390001

ข้อมูล PCN/MDDS

SRLL7

SRLL8

SRLL9

SRLL0

SRLL1

SRLL2

SRLL3

SRLL4

SRLL5

SRLL6

SRLLA

SRLLB

SRLLC

SRLLD

ไดรเวอร์และซอฟต์แวร์

ไดรเวอร์และซอฟต์แวร์ล่าสุด

พร้อมให้ดาวน์โหลด:
ทั้งหมด

ชื่อ

วันที่วางจำหน่าย

วันที่เปิดตัวผลิตภัณฑ์ครั้งแรก

การทำลวดลายวงจร

การทำลวดลายวงจร หมายถึงเทคโนโลยีเซมิคอนดักเตอร์ที่ใช้ในการผลิตวงจร และรายงานเป็นนาโนเมตร (nm) ซึ่งบ่งชี้ถึงขนาดของคุณสมบัติต่างๆ ที่มีอยู่ในเซมิคอนดักเตอร์

Logic Element (LE)

องค์ประกอบลอจิก (LE) เป็นหน่วยลอจิกที่เล็กที่สุดในสถาปัตยกรรม Intel® FPGA LE มีขนาดเล็กและให้คุณสมบัติขั้นสูงพร้อมกับการใช้งานลอจิกที่มีประสิทธิภาพ

อะแดปทีฟ ลอจิก โมดูล (ALM)

โมดูลลอจิกแบบปรับได้ (ALM) เป็นชุดส่วนประกอบลอจิกในอุปกรณ์เอฟพีจีเอของ Intel ที่รองรับ และผ่านการออกแบบมาเพื่อให้ได้ทั้งประสิทธิภาพและการใช้งานสูงสุด ALM แต่ละโมดูลมีโหมดการทำงานที่แตกต่างกัน และสามารถใช้ฟังก์ชั่นลอจิกเชิงลำดับและการจัดที่แตกต่างกันได้อย่างหลากหลาย

รีจีสเตอร์ อะแดปทีฟ ลอจิก โมดูล (ALM)

รีจิสเตอร์ ALM เป็นรีจิสเตอร์บิต (ฟลิปฟลอป) ที่อยู่ใน ALM และนำไปใช้กับการปรับใช้ลอจิกเชิงลำดับ

เฟสล็อกลูปเนื้อผ้าและ I/O (PLL)

Fabric และ IO PLL มีการใช้เพื่อช่วยให้การออกแบบและการปรับใช้เครือข่ายนาฬิกาในโครงสร้างเอฟพีจีเอของ Intel รวมไปถึงเครือข่ายนาฬิกาที่เชื่อมโยงกับเซลล์ I/O ในอุปกรณ์นั้น

หน่วยความจำแบบฝังสูงสุด

ความจุรวมของบล็อกหน่วยความจำแบบฝังทั้งหมดในโครงสร้างที่ตั้งโปรแกรมได้ของอุปกรณ์เอฟพีจีเอของ Intel

การประมวลผลสัญญาณดิจิทัล (DSP)

บล็อคการประมวลผลสัญญาณดิจิทัล (DSP) เป็นชุดส่วนประกอบทางคณิตศาสตร์ในอุปกรณ์เอฟพีจีเอของ Intel ที่รองรับ และมีตัวคูณกับตัวสะสมประสิทธิภาพสูงสำหรับปรับใช้ฟังก์ชั่นการประมวลผลสัญญาณดิจิทัลที่หลากหลาย

รูปแบบการประมวลผลสัญญาณดิจิทัล (DSP)

บล็อค DSP รูปแบบที่แตกต่างกันไป เช่น จุดลอยตัวแบบฮาร์ดแวร์ จุดตรึงแบบแบบฮาร์ดแวร์ คูณและสะสม และคูณเท่านั้น

ระบบโปรเซสเซอร์ที่แข็ง (HPS)

ระบบฮาร์ดโปรเซสเซอร์ (HPS) เป็นระบบ CPU แบบถาวรเบ็ดเสร็จที่อยู่ในโครงสร้างเอฟพีจีเอของ Intel

คอนโทรลเลอร์หน่วยความจำแบบแข็ง

ใช้คอนโทรลเลอร์หน่วยความจำถาวรเพื่อให้ได้ระบบหน่วยความจำภายนอกประสิทธิภาพสูงที่มาพร้อมกับเอฟพีจีเอของ Intel คอนโทรลเลอร์หน่วยความจำถาวรช่วยประหยัดพลังงานและทรัพยากรของเอฟพีจีเอเมื่อเปรียบเทียบกับคอนโทรลเลอร์หน่วยความจำชั่วคราวที่เทียบเท่า และรองรับการทำงานในความถี่ที่สูงกว่า

อินเทอร์เฟซหน่วยความจำภายนอก (EMIF)

โปรโตคอลของอินเทอร์เฟซหน่วยความจำภายนอกที่อุปกรณ์เอฟพีจีเอของ Intel รองรับ

จำนวน I/O ผู้ใช้สูงสุด

จำนวนพิน I/O เพื่อการใช้งานทั่วไปสูงสุดในอุปกรณ์เอฟพีจีเอของ Intel ในแพ็คเกจที่ใหญ่ที่สุดที่มีอยู่
† ตัวเลขจริงอาจน้อยกว่า ทั้งนี้ขึ้นอยู่กับแพ็คเกจ

การรองรับมาตรฐาน I/O

มาตรฐานอินเทอร์เฟซ I/O เพื่อการใช้งานทั่วไปที่อุปกรณ์เอฟพีจีเอของ Intel รองรับ

คู่ LVDS สูงสุด

จำนวนคู่ LVDS สูงสุดที่ทำการกำหนดค่าได้ในอุปกรณ์เอฟพีจีเอของ Intel ในแพ็คเกจที่ใหญ่ที่สุดที่มีอยู่ ดูจำนวนคู่ LVDS ของ RX และ TX จริงตามประเภทแพ็คเกจได้ในเอกสารข้อมูลของอุปกรณ์

ตัวรับส่งสัญญาณแบบไม่กลับสู่ศูนย์ (NRZ) สูงสุด

จำนวนตัวรับส่งสัญญาณ NRZ สูงสุดในอุปกรณ์เอฟพีจีเอของ Intel ในแพ็คเกจที่ใหญ่ที่สุดที่มี
อยู่ ตัวเลขจริงอาจน้อยกว่า ทั้งนี้ขึ้นอยู่กับแพ็คเกจ

อัตราข้อมูลแบบไม่กลับสู่ศูนย์ (NRZ) สูงสุด

อัตราข้อมูล NRZ สูงสุดที่ตัวรับส่งสัญญาณ NRZ รองรับ
† อัตราข้อมูลจริงอาจน้อยกว่า ทั้งนี้ขึ้นอยู่กับระดับความเร็วของตัวรับส่งสัญญาณ

ตัวรับส่งสัญญาณการปรับพัลส์-แอมพลิจูด (PAM4) สูงสุด

จำนวนตัวรับส่งสัญญาณ PAM4 สูงสุดในอุปกรณ์เอฟพีจีเอของ Intel ในแพ็คเกจที่ใหญ่ที่สุดที่มีอยู่
† ตัวเลขจริงอาจน้อยกว่า ทั้งนี้ขึ้นอยู่กับแพ็คเกจ

อัตราข้อมูลการปรับพัลส์-แอมพลิจูด (PAM4) สูงสุด

อัตราข้อมูล PAM4 สูงสุดที่ตัวรับส่งสัญญาณ PAM4 รองรับ
† อัตราข้อมูลจริงอาจน้อยกว่า ทั้งนี้ขึ้นอยู่กับระดับความเร็วของตัวรับส่งสัญญาณ

โปรโตคอลตัวรับส่งสัญญาณ Hard IP

ทรัพย์สินทางปัญญาด้านฮาร์ดแวร์ที่มีอยู่ในอุปกรณ์เอฟพีจีเอของ Intel เพื่อรองรับตัวรับส่งสัญญาณแบบอนุกรมความเร็วสูง IP ด้านฮาร์ดแวร์ของโปรโตคอลตัวรับส่งสัญญาณช่วยประหยัดพลังงานและทรัพยากรของเอฟพีจีเอเมื่อเปรียบเทียบกับ IP ด้านซอฟต์แวร์ที่เทียบเท่า และช่วยให้การปรับใช้โปรโตคอลแบบอนุกรมง่ายยิ่งขึ้น

ไฮเปอร์-รีจิสเตอร์

Hyper-Register เป็นรีจิสเตอร์บิต (ฟลิปฟลอป) เพิ่มเติมในการเชื่อมต่อระหว่างเครือข่ายของตระกูลอุปกรณ์เอฟพีจีเอ ที่ทำให้ได้การตั้งเวลาใหม่และการสร้างไปป์ไลน์ของการเชื่อมต่อระหว่างเครือข่ายเพื่อให้ได้ความถี่นาฬิกาที่สูงกว่าในโครงสร้างเอฟพีจีเอ

การรักษาความปลอดภัยบิตสตรีมในเอฟพีจีเอ

คุณสมบัติการรักษาความปลอดภัยที่แตกต่างกันในแต่ละตระกูลอุปกรณ์เอฟพีจีเอ Intel มีให้มาเพื่อป้องกันการคัดลอกบิตสตรีมของลูกค้าและตรวจจับความพยายามแทรกแซงอุปกรณ์ในระหว่างการทำงาน

ตัวเลือกของแพ็คเกจ

อุปกรณ์เอฟพีจีเอของ Intel มีให้เลือกขนาดแพ็คเกจที่แตกต่างกัน รวมไปถึงจำนวน IO และตัวรับส่งสัญญาณที่แตกต่างกัน เพื่อให้ตรงกับความต้องการด้านระบบของลูกค้า