เอฟพีจีเอ Intel® Cyclone® 10 10CL006

เอฟพีจีเอ Intel® Cyclone® 10 10CL006

ข้อมูลจำเพาะ

ข้อมูลจำเพาะ I/O

ข้อมูลจำเพาะของแพ็คเกจ

ข้อมูลเสริม

ข้อมูลการสั่งซื้อและการปฏิบัติตามกฎระเบียบ

ข้อมูลการสั่งซื้อและข้อมูลจำเพาะ

Intel® Cyclone® 10 10CL006 FPGA 10CL006YE144C8G

  • MM# 965562
  • รหัสข้อมูลจำเพาะ SR4N3
  • รหัสการสั่งซื้อ 10CL006YE144C8G
  • Stepping A1

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256C6G

  • MM# 967109
  • รหัสข้อมูลจำเพาะ SR5YH
  • รหัสการสั่งซื้อ 10CL006YU256C6G
  • Stepping A1

Intel® Cyclone® 10 10CL006 FPGA 10CL006ZU256I8G

  • MM# 967110
  • รหัสข้อมูลจำเพาะ SR5YJ
  • รหัสการสั่งซื้อ 10CL006ZU256I8G
  • Stepping A1

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256I7G

  • MM# 968794
  • รหัสข้อมูลจำเพาะ SR7CU
  • รหัสการสั่งซื้อ 10CL006YU256I7G
  • Stepping A1

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256C8G

  • MM# 973647
  • รหัสข้อมูลจำเพาะ SRBJJ
  • รหัสการสั่งซื้อ 10CL006YU256C8G
  • Stepping A1

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256A7G

  • MM# 999A2M
  • รหัสข้อมูลจำเพาะ SRF51
  • รหัสการสั่งซื้อ 10CL006YU256A7G
  • Stepping A1

ข้อมูลความสอดคล้องตามข้อบังคับการค้า

  • ECCN EAR99
  • CCATS NA
  • US HTS 8542390001

ข้อมูล PCN/MDDS

SR5YJ

SR5YH

SRBJJ

SRF51

SR4N3

SR7CU

ไดรเวอร์และซอฟต์แวร์

ไดรเวอร์และซอฟต์แวร์ล่าสุด

พร้อมให้ดาวน์โหลด:
ทั้งหมด

ชื่อ

วันที่วางจำหน่าย

วันที่เปิดตัวผลิตภัณฑ์ครั้งแรก

การทำลวดลายวงจร

การทำลวดลายวงจร หมายถึงเทคโนโลยีเซมิคอนดักเตอร์ที่ใช้ในการผลิตวงจร และรายงานเป็นนาโนเมตร (nm) ซึ่งบ่งชี้ถึงขนาดของคุณสมบัติต่างๆ ที่มีอยู่ในเซมิคอนดักเตอร์

Logic Element (LE)

องค์ประกอบลอจิก (LE) เป็นหน่วยลอจิกที่เล็กที่สุดในสถาปัตยกรรม Intel® FPGA LE มีขนาดเล็กและให้คุณสมบัติขั้นสูงพร้อมกับการใช้งานลอจิกที่มีประสิทธิภาพ

เฟสล็อกลูปเนื้อผ้าและ I/O (PLL)

Fabric และ IO PLL มีการใช้เพื่อช่วยให้การออกแบบและการปรับใช้เครือข่ายนาฬิกาในโครงสร้างเอฟพีจีเอของ Intel รวมไปถึงเครือข่ายนาฬิกาที่เชื่อมโยงกับเซลล์ I/O ในอุปกรณ์นั้น

หน่วยความจำแบบฝังสูงสุด

ความจุรวมของบล็อกหน่วยความจำแบบฝังทั้งหมดในโครงสร้างที่ตั้งโปรแกรมได้ของอุปกรณ์เอฟพีจีเอของ Intel

การประมวลผลสัญญาณดิจิทัล (DSP)

บล็อคการประมวลผลสัญญาณดิจิทัล (DSP) เป็นชุดส่วนประกอบทางคณิตศาสตร์ในอุปกรณ์เอฟพีจีเอของ Intel ที่รองรับ และมีตัวคูณกับตัวสะสมประสิทธิภาพสูงสำหรับปรับใช้ฟังก์ชั่นการประมวลผลสัญญาณดิจิทัลที่หลากหลาย

รูปแบบการประมวลผลสัญญาณดิจิทัล (DSP)

บล็อค DSP รูปแบบที่แตกต่างกันไป เช่น จุดลอยตัวแบบฮาร์ดแวร์ จุดตรึงแบบแบบฮาร์ดแวร์ คูณและสะสม และคูณเท่านั้น

จำนวน I/O ผู้ใช้สูงสุด

จำนวนพิน I/O เพื่อการใช้งานทั่วไปสูงสุดในอุปกรณ์เอฟพีจีเอของ Intel ในแพ็คเกจที่ใหญ่ที่สุดที่มีอยู่
† ตัวเลขจริงอาจน้อยกว่า ทั้งนี้ขึ้นอยู่กับแพ็คเกจ

การรองรับมาตรฐาน I/O

มาตรฐานอินเทอร์เฟซ I/O เพื่อการใช้งานทั่วไปที่อุปกรณ์เอฟพีจีเอของ Intel รองรับ

คู่ LVDS สูงสุด

จำนวนคู่ LVDS สูงสุดที่ทำการกำหนดค่าได้ในอุปกรณ์เอฟพีจีเอของ Intel ในแพ็คเกจที่ใหญ่ที่สุดที่มีอยู่ ดูจำนวนคู่ LVDS ของ RX และ TX จริงตามประเภทแพ็คเกจได้ในเอกสารข้อมูลของอุปกรณ์

ตัวเลือกของแพ็คเกจ

อุปกรณ์เอฟพีจีเอของ Intel มีให้เลือกขนาดแพ็คเกจที่แตกต่างกัน รวมไปถึงจำนวน IO และตัวรับส่งสัญญาณที่แตกต่างกัน เพื่อให้ตรงกับความต้องการด้านระบบของลูกค้า