MAX® V 5M160Z CPLD
ข้อมูลจำเพาะ
เปรียบเทียบผลิตภัณฑ์ Intel®
สิ่งจำเป็น
-
คอลเล็คชั่นผลิตภัณฑ์
MAX® V CPLD
-
สถานะ
Launched
-
วันที่วางจำหน่าย
2010
-
การทำลวดลายวงจร
180 nm
ลงชื่อเข้าใช้ ด้วยบัญชี CNDA ของคุณเพื่อดูรายละเอียด SKU เพิ่มเติม
แหล่งข้อมูล
คุณสมบัติ
-
ออสซิลเลเตอร์ภายใน
ใช่
-
การรีเซ็ตการเปิดเครื่องอย่างรวดเร็ว
ใช่
-
Boundary-Scan JTAG
ใช่
-
JTAG ISP
ใช่
-
อินพุตรีจิสเตอร์ที่รวดเร็ว
ใช่
-
การเพิ่มพลังให้กับรีจิสเตอร์ที่ตั้งโปรแกรมได้
ใช่
-
JTAG Translator
ใช่
-
ISP แบบเรียลไทม์
ใช่
-
MultiVolt I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
-
I/O Power Banks
2
-
เอาต์พุตสูงสุดช่วยให้ได้
79
-
LVTTL/LVCMOS
ใช่
-
เอาต์พุต LVDS จำลอง
ใช่
-
Schmitt Triggers
ใช่
-
อัตราการเปลี่ยนแปลงแรงดันที่ตั้งโปรแกรมได้
ใช่
-
ตัวต้านทานแบบ Pull-Up ที่ตั้งโปรแกรมได้
ใช่
-
พิน GND ที่ตั้งโปรแกรมได้
ใช่
-
เอาต์พุตแบบ Open-Drain
ใช่
-
Bus Hold
ใช่
ข้อมูลจำเพาะของแพ็คเกจ
-
ตัวเลือกของแพ็คเกจ
M68, M100, E64, T100
-
ขนาดแพ็คเกจ
5mm x 5mm, 6mm x 6mm, 9mm x 9mm, 16mm x 16mm
ข้อมูลเสริม
-
URL ข้อมูลเพิ่มเติม
Product Table (Family Comparison)
Datasheet
All FPGA Documentation
ข้อมูลการสั่งซื้อและการปฏิบัติตามกฎระเบียบ
ไดรเวอร์และซอฟต์แวร์
คำอธิบาย
ประเภท
เพิ่มเติม
ระบบปฏิบัติการ
เวอร์ชั่น
วันที่
ทั้งหมด
ดูรายละเอียด
ดาวน์โหลด
ไม่พบผลลัพธ์สำหรับ
Y
/apps/intel/arksuite/template/arkProductPageTemplate
ไดรเวอร์และซอฟต์แวร์ล่าสุด
วันที่วางจำหน่าย
วันที่เปิดตัวผลิตภัณฑ์ครั้งแรก
การทำลวดลายวงจร
การทำลวดลายวงจร หมายถึงเทคโนโลยีเซมิคอนดักเตอร์ที่ใช้ในการผลิตวงจร และรายงานเป็นนาโนเมตร (nm) ซึ่งบ่งชี้ถึงขนาดของคุณสมบัติต่างๆ ที่มีอยู่ในเซมิคอนดักเตอร์
Logic Element (LE)
องค์ประกอบลอจิก (LE) เป็นหน่วยลอจิกที่เล็กที่สุดในสถาปัตยกรรม Intel® FPGA LE มีขนาดเล็กและให้คุณสมบัติขั้นสูงพร้อมกับการใช้งานลอจิกที่มีประสิทธิภาพ
มาโครเซลล์ที่เทียบเท่า
สัดส่วนมาโครเซลล์ที่เทียบเท่าโดยทั่วไปอยู่ที่ประมาณ 1:3 LE ต่อมาโครเซลล์ ทั้งนี้ขึ้นอยู่กับข้อมูลที่ได้จากการทดลอง
การหน่วงเวลาแบบ Pin-to-Pin
การหน่วงเวลาแบบ Pin-to-Pin คือเวลาที่สัญญาณต้องใช้จากอินพุตพินเพื่อส่งผ่านลอจิกเชิงผสมและปรากฏที่เอาต์พุตพินภายนอก
หน่วยความจำแฟลชของผู้ใช้
หน่วยความจำแฟลชของผู้ใช้ (UFM) ให้การเข้าใช้งานบล็อคหน่วยความจำแฟลชแบบอนุกรมในอุปกรณ์เหล่านี้
ลอจิกที่แปลงเป็นหน่วยความจำได้
LE ที่ไม่ใช้งานสามารถทำการแปลงเป็นหน่วยความจำได้ จำนวนบิตของ LE RAM ที่มีอยู่ทั้งหมดขึ้นอยู่กับการกำหนดค่าความลึก ความกว้าง และโหมดของหน่วยความจำ ของหน่วยความจำที่สร้างอินสแตนซ์
ออสซิลเลเตอร์ภายใน
ใช้ออสซิเลเตอร์ภายในเพื่อให้ตรงตามข้อกำหนดด้านการจับเวลาของการออกแบบต่างๆ และขจัดความต้องการวงจรนาฬิกาภายนอก
การรีเซ็ตการเปิดเครื่องอย่างรวดเร็ว
การรีเซ็ตการออกแบบทั้งหมดให้เข้าสู่สถานะเริ่มต้นและเป็นที่รู้จักได้อย่างรวดเร็วหลังจากที่ตรวจพบพาวเวอร์ซัพพลาย
Boundary-Scan JTAG
การทดสอบที่แยกวงจรภายในของอุปกรณ์ออกจากวงจร I/O ของตัวเอง
JTAG ISP
ความสามารถในการตั้งโปรแกรมในระบบผ่านอินเทอร์เฟซ JTAG
อินพุตรีจิสเตอร์ที่รวดเร็ว
อินพุตรีจิสเตอร์ในเซลล์ I/O ที่มีการเชื่อมต่อตรงอันรวดเร็วจากพิน I/O
การเพิ่มพลังให้กับรีจิสเตอร์ที่ตั้งโปรแกรมได้
ใช้งานเอาต์พุตที่ลงทะเบียนให้ทำงานในระดับสูงเป็นระยะเวลาหนึ่งเมื่อทำการเพิ่มพลังผ่านซอฟต์แวร์ Quartus II
JTAG Translator
ให้การเข้าใช้งาน JTAG TAP และสัญญาณของสถานะเมื่อมีการออกคำสั่ง USER0 หรือ USER1 ไปที่ JTAG TAP
ISP แบบเรียลไทม์
ตั้งโปรแกรมอุปกรณ์ที่รองรับในระหว่างที่ใช้งานอุปกรณ์อยู่ได้
MultiVolt I/Os†
ให้อุปกรณ์ในแพ็คเกจทั้งหมดเชื่อมต่อกับระบบที่มีแรงดันไฟฟ้าแตกต่างกันได้ †ต้องใช้ตัวต้านทานภายนอกสำหรับความทนทานที่ระดับ 5.0 V
I/O Power Banks
กลุ่มพิน I/O ที่มีการจัดกลุ่มไว้เพื่อจุดประสงค์ด้านการระบุมาตรฐาน I/O ได้รับการเพิ่มพลังในระหว่างการทำงานของอุปกรณ์
เอาต์พุตสูงสุดช่วยให้ได้
จำนวนอินพุตควบคุมสูงสุดที่อนุญาตหรือป้องกันการเอาต์พุตข้อมูลออกจากอุปกรณ์
LVTTL/LVCMOS
ทรานซิสเตอร์แรงดันไฟฟ้าต่ำไปที่ลอจิกของทรานซิสเตอร์ / เซมิคอนดักเตอร์โลหะออกไซด์เสริมแรงดันไฟฟ้าต่ำ
เอาต์พุต LVDS จำลอง
เอาต์พุตสัญญาณแบบดิฟเฟอเรนเชียลแรงดันไฟฟ้าต่ำ
Schmitt Triggers
ช่วยให้อินพุตบัฟเฟอร์ตอบสนองต่ออัตรา Edge ของอินพุตที่ช้าด้วยอัตรา Edge ของเอาต์พุตที่เร็ว
อัตราการเปลี่ยนแปลงแรงดันที่ตั้งโปรแกรมได้
การควบคุมอัตราการเปลี่ยนแปลงแรงดันเอาต์พุตที่สามารถทำการกำหนดค่าให้กับประสิทธิภาพการทำงานเสียงรบกวนต่ำหรือความเร็วสูง
ตัวต้านทานแบบ Pull-Up ที่ตั้งโปรแกรมได้
พิน I/O แต่ละตัวในอุปกรณ์มีตัวต้านทานแบบ Pull-Up ที่ตั้งโปรแกรมได้ให้เลือกใช้งานในระหว่างโหมดของผู้ใช้งาน หากมีการเปิดใช้งานคุณสมบัตินี้ให้กับพิน I/O ตัวต้านทาน I/O จะคงเอาต์พุตไว้ที่ระดับ VCCIO ของ Bank ของเอาต์พุตพิน
พิน GND ที่ตั้งโปรแกรมได้
พิน I/O ที่ไม่ได้ใช้งานแต่ละตัวสามารถนำไปใช้เป็นกราวด์พินเพิ่มเติมได้
เอาต์พุตแบบ Open-Drain
อุปกรณ์มีเอาต์พุตแบบ Open-Drain (เทียบเท่ากับ Open-Collector) ให้เลือกใช้กับแต่ละพิน I/O เอาต์พุตแบบ Open-Drain นี้ช่วยให้อุปกรณ์มีสัญญาณควบคุมระดับระบบที่อุปกรณ์หลายๆ เครื่องสามารถอ้างสิทธิ์ได้
Bus Hold
พิน I/O แต่ละตัวในอุปกรณ์มีคุณสมบัติ Bus-Hold ให้เลือกใช้ วงจร Bus-Hold สามารถคงสัญญาณในพิน I/O ไว้ที่สถานะที่ขับเคลื่อนล่าสุดได้
ตัวเลือกของแพ็คเกจ
อุปกรณ์เอฟพีจีเอของ Intel มีให้เลือกขนาดแพ็คเกจที่แตกต่างกัน รวมไปถึงจำนวน IO และตัวรับส่งสัญญาณที่แตกต่างกัน เพื่อให้ตรงกับความต้องการด้านระบบของลูกค้า
ข้อมูลทั้งหมดที่ระบุอาจมีการเปลี่ยนแปลงได้ทุกเมื่อโดยไม่ต้องแจ้งให้ทราบล่วงหน้า Intel อาจเปลี่ยนแปลงวงจรชีวิตการผลิต ข้อมูลจำเพาะ และรายคำอธิบายผลิตภัณฑ์ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบล่วงหน้า ข้อมูลในที่นี้มีให้แบบ "ตามที่เป็น" และ Intel ไม่สามารถยืนยันหรือรับประกันแต่อย่างใดเกี่ยวกับความเที่ยงตรงของข้อมูลนี้ รวมไปถึงคุณสมบัติของผลิตภัณฑ์ ความพร้อมวางจำหน่าย ฟังก์ชั่นการทำงาน หรือความเข้ากันได้ของผลิตภัณฑ์ที่ระบุ โปรดติดต่อตัวแทนจำหน่ายระบบสำหรับข้อมูลเพิ่มเติมเกี่ยวกับผลิตภัณฑ์หรือระบบเฉพาะ
การจัดประเภทของ Intel มีไว้เพื่อจุดประสงค์ในเรื่องทั่วไป การศึกษา และการวางแผนเท่านั้น และประกอบด้วยหมายเลข Export Control Classification Numbers (ECCN) และ Harmonized Tariff Schedule (HTS) การใช้งานใดๆ อันประกอบด้วยการจัดประเภทของ Intel จะไม่ได้รับการปกป้องจาก Intel และจะไม่ถูกตีความว่าเป็นการรับรองหรือรับประกันเกี่ยวกับ ECCN หรือ HTS ที่ถูกต้อง บริษัทของคุณต้องรับผิดชอบในการระบุการจัดประเภทที่ถูกต้องของธุรกรรมของคุณ ในฐานะที่เป็นผู้นำเข้าและ/หรือผู้ส่งออก
โปรดดูเอกสารข้อมูลสำหรับคำจำกัดความอย่างเป็นทางการของคุณสมบัติต่างๆ ของผลิตภัณฑ์
‡ คุณสมบัตินี้อาจไม่มีในทุกระบบการประมวลผล โปรดตรวจสอบกับผู้จำหน่ายระบบเพื่อดูว่าระบบของคุณสามารถใช้คุณสมบัตินี้หรืออ้างอิงข้อมูลจำเพาะของระบบ (มาเธอร์บอร์ด, โปรเซสเซอร์, ชิปเซ็ต, พาวเวอร์ซัพพลาย, HDD, คอนโทรลเลอร์สำหรับกราฟิก, หน่วยความจำ, BIOS, ไดร์เวอร์, Virtual Machine Monitor-VMN, ซอฟท์แวร์แพลตฟอร์ม และ/หรือระบบปฏิบัติการ) สำหรับความเข้ากันได้ของคุณสมบัติ ฟังก์ชันการทำงาน, ประสิทธิภาพ และประโยชน์อื่นๆ ของคุณสมบัตินี้อาจแตกต่างกันไปตามการกำหนดค่าของระบบ
ในขณะนี้ยังไม่มี SKU "ที่ประกาศแล้ว" โปรดดูความพร้อมในการทำตลาดได้จากวันเปิดตัว