Arria® V 5AGTC7 FPGA

Specyfikacja

Eksportuj specyfikację

Niezbędne zasoby

Dane techniczne I/O

Dane techniczne pakietu

Informacje dodatkowe

Zamawianie i zgodność

Informacje na temat zamawiania i danych technicznych

Arria® V 5AGTC7 FPGA 5AGTFC7H3F35I3G

  • MM# 968284
  • Kod SPEC SR6Y3
  • Kod zamówienia 5AGTFC7H3F35I3G
  • Numer wersji A1

Arria® V 5AGTC7 FPGA 5AGTFC7H3F35I5G

  • MM# 999FFT
  • Kod SPEC SRFFM
  • Kod zamówienia 5AGTFC7H3F35I5G
  • Numer wersji A1

Arria® V 5AGTC7 FPGA 5AGTMC7G3F31I3G

  • MM# 999FZZ
  • Kod SPEC SRFKG
  • Kod zamówienia 5AGTMC7G3F31I3G
  • Numer wersji A1

Arria® V 5AGTC7 FPGA 5AGTMC7G3F31I5G

  • MM# 999G00
  • Kod SPEC SRFKH
  • Kod zamówienia 5AGTMC7G3F31I5G
  • Numer wersji A1

Informacje o przestrzeganiu przepisów handlowych

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

INFORMACJE O PCN/MDDS

SRFKH

SRFKG

SR6Y3

SRFFM

Sterowniki i oprogramowanie

Najnowsze sterowniki i oprogramowanie

Dostępne pliki do pobrania:
Wszystkie

Nazwa

Data rozpoczęcia

Data wprowadzenia produktu po raz pierwszy na rynek.

Litografia

Litografia odnosi się do technologii półprzewodników wykorzystywanej do produkcji układów scalonych. Jest opisywana w skali nanometrycznej (nm), która określa rozmiar funkcji wbudowanych w półprzewodnik.

Elementy logiczne (LE)

Elementy logiczne (LE) to najmniejsze jednostki logiki w architekturze Intel® FPGA. Elementy logiczne są kompaktowe i zapewniają zaawansowane funkcje z wydajnym wykorzystaniem logiki.

Moduły logiki adaptacyjnej (ALM)

Adaptacyjny moduł logiczny (ALM) to podstawowy element logiki w obsługiwanych urządzeniach FPGA Intel®, który został zaprojektowany z myślą o maksymalizacji zarówno wydajności, jak i wykorzystania. Każdy moduł ALM ma kilka różnych trybów działania i może realizować szereg różnych kombinatorycznych i sekwencyjnych funkcji logicznych.

Rejestry modułów logiki adaptacyjnej (ALM)

Rejestry ALM to te bity rejestru (przerzutniki), które są zawarte w układach ALM i są wykorzystywane do implementacji logiki sekwencyjnej.

Struktura komutowana i układy We/Wy z przesunięciem fazy (PLL)

Struktura i układy we/wy z przesunięciem fazy (PLL) są wykorzystywane do uproszczenia projektowania i implementacji sieci zegarowych w strukturze układu FPGA Intel® oraz sieci zegarowych związanych z komórkami we/wy w urządzeniu.

Maksymalna wbudowana pamięć

Całkowita pojemność wszystkich wbudowanych bloków pamięci w programowalnej strukturze urządzenie FPGA Intel®.

Bloki przetwarzania sygnału cyfrowego (DSP)

Blok cyfrowego przetwarzania sygnału (DSP) to matematyczny element konstrukcyjny w obsługiwanych urządzeniach FPGA Intel®, który zawiera wysokowydajne mnożniki i akumulatory do implementowania różnych funkcji przetwarzania sygnału cyfrowego.

Format przetwarzania sygnału cyfrowego (DSP)

W zależności od rodziny urządzeń FPGA Intel® blok DSP obsługuje różne formaty, takie jak obliczenia zmiennoprzecinkowe na poziomie sprzętowym, obliczenia stałoprzecinkowe na poziomie sprzętowym, mnożenie i akumulacja oraz tylko mnożenie.

Sprzętowe kontrolery pamięci

Sprzętowe kontrolery pamięci są wykorzystywane do włączania wysokowydajnych systemów pamięci zewnętrznej podłączonych do układu FPGA Intel®. Sprzętowy kontroler pamięci oszczędza energię i zasoby FPGA w porównaniu z równoważnym programowym kontrolerem pamięci i obsługuje operacje o wyższej częstotliwości.

Interfejsy pamięci zewnętrznej (EMIF)

Protokoły interfejsu pamięci zewnętrznej obsługiwane przez urządzenie FPGA Intel®.

Maksymalna liczba we/wy użytkownika

Maksymalna liczba pinów we/wy ogólnego przeznaczenia w urządzeniu FPGA Intel® w największym dostępnym pakiecie.
† Rzeczywista liczba może być mniejsza w zależności od pakietu.

Obsługa standardów we/wy

Standardy interfejsu we/wy ogólnego przeznaczenia obsługiwane przez urządzenie FPGA Intel®.

Maksymalna liczba par LVDS

Maksymalna liczba par LVDS, które można skonfigurować w urządzeniu FPGA Intel® w największym dostępnym pakiecie. Zapoznaj się z dokumentacją urządzenia, aby uzyskać informację o rzeczywistej liczbie par RX i TX LVDS według typu pakietu.

Maksymalna liczba nadajników-odbiorników kodowania NRZ

Maksymalna liczba nadajników-odbiorników NRZ w urządzeniu FPGA Intel® w największym dostępnym pakiecie.
† Rzeczywista liczba może być mniejsza w zależności od pakietu.

Maksymalna szybkość transmisji bitów kodowania NRZ

Maksymalna szybkość transmisji bitów kodowania NRZ obsługiwana przez nadajniki-odbiorniki NRZ.
† Rzeczywista szybkość może być mniejsza w zależności od klasy prędkości nadajnika-odbiornika.

Sprzętowy komponent IP protokołu nadajnika-odbiornika

Sprzętowa własność intelektualna dostępna w urządzeniu FPGA Intel® do obsługi szybkich seryjnych nadajników-odbiorników. Sprzętowy rdzeń IP protokołu nadajnika-odbiornika oszczędza moc i zasoby FPGA w porównaniu z równoważnym programowym rdzeniem IP i upraszcza wdrażanie protokołu szeregowego.

Zabezpieczenie bitstreamu macierzy FPGA

Każda z rodzin macierzy FPGA firmy Intel ma różne funkcje zabezpieczeń. Zapobiegają one skopiowaniu bitstreamu klienta, a także wykrywają próby manipulowania przy włączonym urządzeniu.

Konwerter analogowo-cyfrowy

Niektóre z rodzin macierzy Intel® FPGA wyposażone są w konwerter analogowo-cyfrowy, będący konwerterem danych.

Opcje opakowania

Urządzenia FPGA Intel® są dostępne w różnych rozmiarach pakietów, z różną liczbą rozszerzeń we/wy i nadajników-odbiorników, aby dopasować się do wymagań systemów klientów.