CPLD MAX® V 5M40Z

Specyfikacja

Sterowniki i oprogramowanie

Najnowsze sterowniki i oprogramowanie

Dostępne pliki do pobrania:
Wszystkie

Nazwa

Data rozpoczęcia

Data wprowadzenia produktu po raz pierwszy na rynek.

Litografia

Litografia odnosi się do technologii półprzewodników wykorzystywanej do produkcji układów scalonych. Jest opisywana w skali nanometrycznej (nm), która określa rozmiar funkcji wbudowanych w półprzewodnik.

Elementy logiczne (LE)

Elementy logiczne (LE) to najmniejsze jednostki logiki w architekturze Intel® FPGA. Elementy logiczne są kompaktowe i zapewniają zaawansowane funkcje z wydajnym wykorzystaniem logiki.

Równoważne makrokomórki

Typowy równoważny współczynnik makrokomórki wynosi około 1,3 LE na makrokomórkę na podstawie danych empirycznych.

Opóźnienie między pinami

Opóźnienie między pinami to czas potrzebny na przejście sygnału od pinu wejściowego przez logikę kombinacyjną i pojawienie się na zewnętrznym pinie wyjściowym.

Pamięć flash użytkownika

Pamięć flash użytkownika (UFM) zapewnia dostęp do szeregowych bloków pamięci flash w tych urządzeniach.

Logika, którą można przekształcić w pamięć

Nieużywane moduły LE mogą być przekształcone w pamięć. Całkowita liczba dostępnych bitów LE RAM zależy od trybu pamięci oraz konfiguracji głębokości i szerokości tworzonej pamięci.

Oscylator wewnętrzny

Oscylator wewnętrzny jest wykorzystywany do spełnienia wymagań taktowania wielu projektów i wyeliminowania konieczności stosowania zewnętrznego obwodu zegara.

Szybki reset po włączeniu

Szybki reset całego projektu do pierwszego i dobrze znanego stanu po wykryciu zasilacza.

Technologia testowania Boundary-scan grupy JTAG

Testowanie, które izoluje obwody wewnętrzne urządzenia od jego obwodów we/wy.

JTAG ISP

Programowalność w systemie za pomocą interfejsu JTAG.

Szybkie rejestry wejściowe

Rejestry wejściowe w komórkach we/wy, które mają szybkie i bezpośrednie połączenie z pinami we/wy.

Programowalne włączenie rejestru

Umożliwia zarejestrowanym wyjściom uzyskanie wysokiego poziomu przez określony czas po włączeniu za pomocą oprogramowania Quartus II.

Tłumacz JTAG

Zezwól na dostęp do JTAG TAP i sygnałów stanu, gdy do JTAG TAP zostanie wydana instrukcja USER0 lub USER1.

ISP w czasie rzeczywistym

Może zaprogramować obsługiwane urządzenie, podczas gdy urządzenie nadal działa.

MultiVolt we/wy†

Pozwalają urządzeniom we wszystkich pakietach łączyć się z systemami o różnych napięciach zasilania. Dla tolerancji 5,0 V należy użyć zewnętrznego rezystora.

Powerbanki we/wy

Grupa pinów we/wy, które są grupowane w celu określenia standardów we/wy. Do włączenia podczas pracy urządzenia.

Maksymalna moc wyjściowa

Maksymalna liczba wejść sterujących, które umożliwiają lub uniemożliwiają wyjście danych z urządzenia.

LVTTL/LVCMOS

Niskonapięciowy układ logiczny tranzystorowo-tranzystorowy / Niskonapięciowy komplementarny półprzewodnik metalowo-tlenkowy

Emulowane wyjścia LVDS

Wyjścia niskonapięciowego sygnały różnicowego

Przerzutniki Schmitta

Pozwalają buforom wejściowym na reagowanie na powolne prędkości brzegowe wejścia z dużą szybkością brzegową wyjścia.

Programowalna szybkość narastania

Kontrola szybkości narastania wyjścia, która może być skonfigurowana pod kątem niskiego szumu lub dużej wydajności.

Programowalne rezystory podciągające

Każdy pin we/wy w urządzeniu zapewnia opcjonalny programowalny rezystor podciągający w trybie użytkownika. Jeśli ta funkcja jest włączona dla pinu we/wy, rezystor podciągający utrzymuje wyjście na poziomie VCCIO banku pinów wyjściowych.

Programowalne piny GND

Każdy nieużyty pin we/wy w urządzeniu może być użyty jako dodatkowy pin uziemiony.

Wyjścia typu otwarty dren

Urządzenia zapewniają opcjonalne wyjście typu otwarty dren (równoważne dla typu otwarty kolektor) dla każdego pinu we/wy. To wyjście typu otwarty dren umożliwia urządzeniu dostarczanie sygnałów sterujących na poziomie systemu, które mogą być potwierdzone przez dowolne z kilku urządzeń.

Funkcja Bus-Hold

Każdy pin we/wy w urządzeniu zapewnia opcjonalną funkcję Bus-Hold. Obwód udostępniający funkcję Bus-Hold może utrzymać sygnał na pinie we/wy w ostatnim używanym stanie.

Opcje opakowania

Urządzenia FPGA Intel® są dostępne w różnych rozmiarach pakietów, z różną liczbą rozszerzeń we/wy i nadajników-odbiorników, aby dopasować się do wymagań systemów klientów.