Układ FPGA Intel® Agilex™ z serii F 027
Specyfikacja
Porównaj produkty Intel®
Niezbędne zasoby
-
Kolekcja produktów
Układy FPGA Intel® Agilex™ 7 i SoC FPGA z serii F
-
Stan
Launched
-
Data rozpoczęcia
Q2'19
-
Przygotowanie do wycofania z produkcji
1
-
Litografia
10 nm
-
Warunki użytkowania
Base Transceiver Station
Zasoby
-
Elementy logiczne (LE)
2692760
-
Moduły logiki adaptacyjnej (ALM)
912800
-
Rejestry modułów logiki adaptacyjnej (ALM)
3651200
-
Struktura komutowana i układy We/Wy z przesunięciem fazy (PLL)
28
-
Maksymalna wbudowana pamięć
287 Mb
-
Maksymalna pamięć o dużej przepustowości†
1 GB
-
Bloki przetwarzania sygnału cyfrowego (DSP)
8528
-
Format przetwarzania sygnału cyfrowego (DSP)
Bfloat, Block Floating Point, Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
-
Komponent procesora HPS
Quad-core 64 bit Arm* Cortex*-A53
-
Twarde bloki krypto
1
-
Sprzętowe kontrolery pamięci
Tak
-
Interfejsy pamięci zewnętrznej (EMIF)
DDR II+, DDR2 SDRAM, DDR4, QDR IV
-
Pamięć User Flash
Tak
-
Wewnętrzna pamięć masowa
Tak
Dane techniczne I/O
-
Maksymalna liczba we/wy użytkownika†
624
-
Obsługa standardów we/wy
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
-
Maksymalna liczba par LVDS
312
-
Maksymalna liczba nadajników-odbiorników kodowania NRZ†
24
-
Maksymalna szybkość transmisji bitów kodowania NRZ†
28.9 Gbps
-
Maksymalna liczba nadajników-odbiorników impulsowej modulacji amplitudy (PAM4)†
12
-
Maksymalna szybkość transmisji bitów impulsowej modulacji amplitudy (PAM4)†
57.8 Gbps
-
Sprzętowy komponent IP protokołu nadajnika-odbiornika
PCIe Gen1, PCIe Gen2
Technologie zaawansowane
Dane techniczne pakietu
-
Opcje opakowania
R2581A
Informacje dodatkowe
-
Dane katalogowe
Datasheet Group
-
Adres URL dodatkowych informacji
Product Table
Zamawianie i zgodność
Informacje na temat zamawiania i danych technicznych
Intel® Agilex™ 7 FPGA F-Series 027 (R25A) AGFA027R25A2E4X
- MM# 99ANK6
- Kod SPEC SRL5A
- Kod zamówienia AGFA027R25A2E4X
- Numer wersji A2
- ECCN HOLD
- CCATS NA
Intel® Agilex™ 7 FPGA F-Series 027 (R25A) AGFA027R25A3E4X
- MM# 99ANK7
- Kod SPEC SRL5B
- Kod zamówienia AGFA027R25A3E4X
- Numer wersji A2
- ECCN 3A001.A.7.B
- CCATS G171972
Intel® Agilex™ 7 FPGA F-Series 027 (R25A) AGFB027R25A2E4X
- MM# 99ANK9
- Kod SPEC SRL5D
- Kod zamówienia AGFB027R25A2E4X
- Numer wersji A2
- ECCN 5A002U
- CCATS G178951
Intel® Agilex™ 7 FPGA F-Series 027 (R25A) AGFA027R25A2I3E
- MM# 99ANKA
- Kod SPEC SRL5E
- Kod zamówienia AGFA027R25A2I3E
- Numer wersji A2
- ECCN 3A001.A.7.B
- CCATS G171972
Intel® Agilex™ 7 FPGA F-Series 027 (R25A) AGFB027R25A3E4X
- MM# 99ANKC
- Kod SPEC SRL5F
- Kod zamówienia AGFB027R25A3E4X
- Numer wersji A2
- ECCN 5A002U
- CCATS G178951
Intel® Agilex™ 7 FPGA F-Series 027 (R25A) AGFB027R25A2I3E
- MM# 99ANKK
- Kod SPEC SRL5M
- Kod zamówienia AGFB027R25A2I3E
- Numer wersji A2
- ECCN 5A002U
- CCATS G178951
Informacje o przestrzeganiu przepisów handlowych
- ECCN Różni się w zależności od produktu
- CCATS Różni się w zależności od produktu
- US HTS 8542390001
Informacje o PCN
SRL5A
- 99ANK6 PCN
SRL5B
- 99ANK7 PCN
SRL5D
- 99ANK9 PCN
SRL5E
- 99ANKA PCN
SRL5F
- 99ANKC PCN
SRKGK
- 99A90D PCN
SRKGC
- 99A905 PCN
SRKGD
- 99A906 PCN
SRKGE
- 99A907 PCN
SRKGF
- 99A908 PCN
SRKGG
- 99A909 PCN
SRKGH
- 99A90A PCN
SRKGJ
- 99A90C PCN
SRL0G
- 99AKV0 PCN
SRL0H
- 99AKV1 PCN
SRKGA
- 99A903 PCN
SRKGB
- 99A904 PCN
SRKG4
- 99A8ZW PCN
SRKG5
- 99A8ZX PCN
SRKG6
- 99A8ZZ PCN
SRKG7
- 99A900 PCN
SRKG8
- 99A901 PCN
SRKG9
- 99A902 PCN
SRKZP
- 99AK4W PCN
SRKZQ
- 99AK4X PCN
SRL5M
- 99ANKK PCN
Sterowniki i oprogramowanie
Opis
Typ
Więcej
System operacyjny
Wersja
Data
Wszystkie
Wyświetl szczegóły
Pliki do pobrania
Nie znaleziono wyników dla:
Y
/apps/intel/arksuite/template/arkProductPageTemplate
Najnowsze sterowniki i oprogramowanie
Pomoc techniczna
Data rozpoczęcia
Data wprowadzenia produktu po raz pierwszy na rynek.
Przygotowanie do wycofania z produkcji
Przygotowanie do wycofania z produkcji to szacowana data rozpoczęcia procesu wycofania produktu. Powiadomienie o wycofaniu produktu (PDN — Product Discontinuance Notification), zostanie opublikowane bezpośrednio po rozpoczęciu procesu wycofania produktu i będzie zawierać szczegółowe dane dotyczące zakończenia cyklu eksploatacyjnego (EOL —End Of Life). Niektóre działy sprzedaży mogą przedstawić informacje dotyczące zakończenia cyklu eksploatacyjnego (EOL — End Of Life) przed opublikowaniem powiadomienia o wycofaniu produktu. Aby uzyskać informacje dotyczące zakończenia cyklu eksploatacyjnego (EOL — End Of Life) oraz możliwości jego wydłużenia, skontaktuj się z przedstawicielem firmy Intel.
Litografia
Litografia odnosi się do technologii półprzewodników wykorzystywanej do produkcji układów scalonych. Jest opisywana w skali nanometrycznej (nm), która określa rozmiar funkcji wbudowanych w półprzewodnik.
Warunki użytkowania
Warunki użytkowania to warunki środowiskowe i eksploatacyjne określone na podstawie kontekstu użytkowania systemu.
Aby uzyskać informacje na temat warunków użytkowania związanych z określoną pozycją SKU, zobacz raport PRQ.
Aby uzyskać aktualne informacje na temat warunków użytkowania, zobacz Intel UC (witryna CNDA)*.
Elementy logiczne (LE)
Elementy logiczne (LE) to najmniejsze jednostki logiki w architekturze Intel® FPGA. Elementy logiczne są kompaktowe i zapewniają zaawansowane funkcje z wydajnym wykorzystaniem logiki.
Moduły logiki adaptacyjnej (ALM)
Adaptacyjny moduł logiczny (ALM) to podstawowy element logiki w obsługiwanych urządzeniach FPGA Intel®, który został zaprojektowany z myślą o maksymalizacji zarówno wydajności, jak i wykorzystania. Każdy moduł ALM ma kilka różnych trybów działania i może realizować szereg różnych kombinatorycznych i sekwencyjnych funkcji logicznych.
Rejestry modułów logiki adaptacyjnej (ALM)
Rejestry ALM to te bity rejestru (przerzutniki), które są zawarte w układach ALM i są wykorzystywane do implementacji logiki sekwencyjnej.
Struktura komutowana i układy We/Wy z przesunięciem fazy (PLL)
Struktura i układy we/wy z przesunięciem fazy (PLL) są wykorzystywane do uproszczenia projektowania i implementacji sieci zegarowych w strukturze układu FPGA Intel® oraz sieci zegarowych związanych z komórkami we/wy w urządzeniu.
Maksymalna wbudowana pamięć
Całkowita pojemność wszystkich wbudowanych bloków pamięci w programowalnej strukturze urządzenie FPGA Intel®.
Maksymalna pamięć o dużej przepustowości†
Całkowita pojemność wszystkich stosów pamięci o wysokiej przepustowości wbudowanych w urządzenie FPGA Intel®.
† Rzeczywista liczba może być mniejsza w zależności od pakietu.
Bloki przetwarzania sygnału cyfrowego (DSP)
Blok cyfrowego przetwarzania sygnału (DSP) to matematyczny element konstrukcyjny w obsługiwanych urządzeniach FPGA Intel®, który zawiera wysokowydajne mnożniki i akumulatory do implementowania różnych funkcji przetwarzania sygnału cyfrowego.
Format przetwarzania sygnału cyfrowego (DSP)
W zależności od rodziny urządzeń FPGA Intel® blok DSP obsługuje różne formaty, takie jak obliczenia zmiennoprzecinkowe na poziomie sprzętowym, obliczenia stałoprzecinkowe na poziomie sprzętowym, mnożenie i akumulacja oraz tylko mnożenie.
Komponent procesora HPS
System HPS to kompletny sprzętowy system CPU zawarty w strukturze układu FPGA Intel®.
Sprzętowe kontrolery pamięci
Sprzętowe kontrolery pamięci są wykorzystywane do włączania wysokowydajnych systemów pamięci zewnętrznej podłączonych do układu FPGA Intel®. Sprzętowy kontroler pamięci oszczędza energię i zasoby FPGA w porównaniu z równoważnym programowym kontrolerem pamięci i obsługuje operacje o wyższej częstotliwości.
Interfejsy pamięci zewnętrznej (EMIF)
Protokoły interfejsu pamięci zewnętrznej obsługiwane przez urządzenie FPGA Intel®.
Pamięć User Flash
Pamięć User Flash to pamięć trwała, w którą wyposażone są niektóre rodziny urządzeń Intel® FPGA.
Wewnętrzna pamięć masowa
Macierze FPGA firmy Intel, pozwalają na przechowywanie danych w wewnętrznej pamięci masowej lub na dyskach zewnętrznych.
Maksymalna liczba we/wy użytkownika†
Maksymalna liczba pinów we/wy ogólnego przeznaczenia w urządzeniu FPGA Intel® w największym dostępnym pakiecie.
† Rzeczywista liczba może być mniejsza w zależności od pakietu.
Obsługa standardów we/wy
Standardy interfejsu we/wy ogólnego przeznaczenia obsługiwane przez urządzenie FPGA Intel®.
Maksymalna liczba par LVDS
Maksymalna liczba par LVDS, które można skonfigurować w urządzeniu FPGA Intel® w największym dostępnym pakiecie. Zapoznaj się z dokumentacją urządzenia, aby uzyskać informację o rzeczywistej liczbie par RX i TX LVDS według typu pakietu.
Maksymalna liczba nadajników-odbiorników kodowania NRZ†
Maksymalna liczba nadajników-odbiorników NRZ w urządzeniu FPGA Intel® w największym dostępnym pakiecie.
† Rzeczywista liczba może być mniejsza w zależności od pakietu.
Maksymalna szybkość transmisji bitów kodowania NRZ†
Maksymalna szybkość transmisji bitów kodowania NRZ obsługiwana przez nadajniki-odbiorniki NRZ.
† Rzeczywista szybkość może być mniejsza w zależności od klasy prędkości nadajnika-odbiornika.
Maksymalna liczba nadajników-odbiorników impulsowej modulacji amplitudy (PAM4)†
Maksymalna liczba nadajników-odbiorników PAM4 w urządzeniu FPGA Intel® w największym dostępnym pakiecie.
† Rzeczywista liczba może być mniejsza w zależności od pakietu.
Maksymalna szybkość transmisji bitów impulsowej modulacji amplitudy (PAM4)†
Maksymalna szybkość transmisji bitów PAM4 obsługiwana przez nadajniki-odbiorniki PAM4.
† Rzeczywista szybkość może być mniejsza w zależności od klasy prędkości nadajnika-odbiornika.
Sprzętowy komponent IP protokołu nadajnika-odbiornika
Sprzętowa własność intelektualna dostępna w urządzeniu FPGA Intel® do obsługi szybkich seryjnych nadajników-odbiorników. Sprzętowy rdzeń IP protokołu nadajnika-odbiornika oszczędza moc i zasoby FPGA w porównaniu z równoważnym programowym rdzeniem IP i upraszcza wdrażanie protokołu szeregowego.
Hiperrejestry
Hiperrejestry to dodatkowe bity rejestru (przerzutniki) znajdujące się w połączeniach niektórych rodzin urządzeń FPGA Intel® umożliwiające ponowne ustawienie czasu i potokowanie połączenia w celu umożliwienia wyższej częstotliwości zegara w strukturze FPGA.
Zabezpieczenie bitstreamu macierzy FPGA
Każda z rodzin macierzy FPGA firmy Intel ma różne funkcje zabezpieczeń. Zapobiegają one skopiowaniu bitstreamu klienta, a także wykrywają próby manipulowania przy włączonym urządzeniu.
Konwerter analogowo-cyfrowy
Niektóre z rodzin macierzy Intel® FPGA wyposażone są w konwerter analogowo-cyfrowy, będący konwerterem danych.
Opcje opakowania
Urządzenia FPGA Intel® są dostępne w różnych rozmiarach pakietów, z różną liczbą rozszerzeń we/wy i nadajników-odbiorników, aby dopasować się do wymagań systemów klientów.
Czekamy na Twoją opinię
Podane tu informacje mogą ulec zmianie w dowolnym czasie i bez powiadomienia. Firma Intel może w każdej chwili i bez powiadomienia dokonać zmian w cyklu życia produktu, specyfikacjach i opisach produktów. Informacje są dostarczane „jako takie” i firma Intel nie składa żadnych oświadczeń ani nie udziela żadnych gwarancji w zakresie dokładności danych czy funkcji produktu, dostępności, funkcjonalności czy zgodności wymienionych produktów. Więcej informacji na temat powyższych produktów lub systemów można uzyskać u ich dostawcy.
Klasyfikacja firmy Intel jest przeznaczona wyłącznie do celów informacyjnych i składa się z numerów Export Control Classification Number (ECCN) i Harmonized Tariff Number (HTS). Korzystanie z klasyfikacji firmy Intel nie dotyczy firmy Intel i nie może być interpretowane jako oświadczenie ani gwarancja w zakresie właściwych numerów ECCN lub HTS. Firmy współpracujące w roli importera i/lub eksportera odpowiadają za ustalenie prawidłowej klasyfikacji transakcji.
Oficjalne definicje właściwości i funkcji produktów można znaleźć w arkuszu danych katalogowych.
‡ Ta funkcja może nie być dostępna we wszystkich komputerach. Skontaktuj się z dostawcą komputera i dowiedz się, czy komputer obsługuje tę funkcję lub sprawdź zgodność funkcji w specyfikacji systemu (płyty głównej, procesora, chipsetu, zasilacza, dysku twardego, kontrolera grafiki, pamięci, systemu BIOS, sterowników, monitora maszyny wirtualnej — VMM, oprogramowania platformy i/lub systemu operacyjnego). Działanie, wydajność i pozostałe zalety tej funkcji mogą zależeć od konfiguracji systemu.
„Zapowiedziane” kody SKU nie są jeszcze dostępne. Więcej informacji na temat dostępności na rynku można znaleźć na stronie Data wprowadzenia produktu na rynek.