Cyclone® V 5CGTD7 FPGA

사양

사양 내보내기

주요 정보

I/O 사양

패키지 사양

보조 정보

주문 및 규정 준수

주문 및 사양 정보

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5U19A7N

  • MM# 965687
  • 사양 코드 SR4RN
  • 주문 코드 5CGTFD7C5U19A7N
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5U19C7N

  • MM# 965688
  • 사양 코드 SR4RP
  • 주문 코드 5CGTFD7C5U19C7N
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F31I7N

  • MM# 965689
  • 사양 코드 SR4RQ
  • 주문 코드 5CGTFD7D5F31I7N
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F27I7N

  • MM# 965958
  • 사양 코드 SR4ZK
  • 주문 코드 5CGTFD7D5F27I7N
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7B5M15I7N

  • MM# 968074
  • 사양 코드 SR6S0
  • 주문 코드 5CGTFD7B5M15I7N
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7B5M15C7N

  • MM# 968211
  • 사양 코드 SR6W0
  • 주문 코드 5CGTFD7B5M15C7N
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5F23C7N

  • MM# 968212
  • 사양 코드 SR6W1
  • 주문 코드 5CGTFD7C5F23C7N
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F31C7N

  • MM# 968349
  • 사양 코드 SR700
  • 주문 코드 5CGTFD7D5F31C7N
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5U19I7N

  • MM# 968904
  • 사양 코드 SR7G1
  • 주문 코드 5CGTFD7C5U19I7N
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F27C7N

  • MM# 968905
  • 사양 코드 SR7G2
  • 주문 코드 5CGTFD7D5F27C7N
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5F23I7

  • MM# 970600
  • 사양 코드 SR8UF
  • 주문 코드 5CGTFD7C5F23I7
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5F23I7N

  • MM# 970601
  • 사양 코드 SR8UG
  • 주문 코드 5CGTFD7C5F23I7N
  • 스테핑 A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F27I7

  • MM# 970602
  • 사양 코드 SR8UH
  • 주문 코드 5CGTFD7D5F27I7
  • 스테핑 A1

무역 규정 준수 정보

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

PCN/MDDS 정보

SR4RQ

SR6S0

SR4RP

SR4RN

SR6W1

SR6W0

SR700

SR4ZK

SR7G2

SR7G1

SR8UH

SR8UG

SR8UF

드라이버 및 소프트웨어

최신 드라이버 및 소프트웨어

다운로드 가능:
모두

이름

출시일

제품이 처음 도입된 날짜.

리소그래피

리소그래피는 집적 회로 제조에 사용된 반도체 기술을 뜻하는 것으로 나노미터(nm) 단위로 표시되며, 이는 반도체에 내장되어 있는 기능의 크기를 나타냅니다.

로직 요소(LE)

로직 요소(LE)는 인텔® FPGA 아키텍처에서 가장 작은 로직 단위입니다. LE는 작으며 효율적인 로직 사용과 함께 고급 기능을 제공합니다.

적응형 로직 모듈(ALM)

적응형 논리 모듈(ALM)은 지원되는 인텔® FPGA 장치의 논리 구성 요소이며, 성능과 활용도를 모두 극대화하도록 설계되었습니다. 각 ALM에는 몇 가지 작동 모드가 있으며, 다양한 조합의 순차적인 논리 함수를 구현할 수 있습니다.

적응형 로직 모듈(ALM) 레지스터

ALM 레지스터는 ALM 내부에 있는 순차 논리 구현에 사용되는 레지스터 비트(플립플롭)입니다.

패브릭 및 I/O 위상 잠금 루프(PLL)

패브릭과 IO PLL은 Intel® FPGA 패브릭의 클럭 네트워크와 장치의 IO 셀과 관련된 클럭 네트워크의 설계 및 구현을 간소화하는 데 사용됩니다.

최대 임베디드 메모리

인텔® FPGA 장치의 프로그래밍 가능 패브릭에 포함된 모든 메모리 블록의 총용량입니다.

디지털 신호 처리(DSP) 블록

디지털 신호 처리(DSP) 블록은 지원되는 인텔® FPGA 장치의 수학적 구성 요소이며 다양한 디지털 신호 처리 함수를 구현하는 고성능 곱셈기와 누산기가 포함되어 있습니다.

디지털 신호 처리(DSP) 형식

DSP 블록은 인텔® FPGA 장치 제품군에 따라 하드 부동 소수점, 고정 소수점, 곱셈과 누적, 곱셈 전용 등 다양한 형식을 지원합니다.

하드 메모리 컨트롤러

하드 메모리 컨트롤러는 Intel® FPGA에 연결된 고성능 외부 메모리 시스템을 활성화하는 데 사용됩니다. 하드 메모리 컨트롤러는 그에 상응하는 소프트 메모리 컨트롤러에 비해 전력과 FPGA 리소스를 절약하고, 더 높은 주파수 작동을 지원합니다.

외장 메모리 인터페이스(EMIF)

인텔® FPGA 장치에서 지원하는 외부 메모리 인터페이스 프로토콜입니다.

최대 사용자 I/O 수

사용할 수 있는 가장 큰 패키지에서 인텔® FPGA 장치의 최대 범용 I/O 핀 수입니다.
† 실제 수는 패키지에 따라 더 낮을 수 있습니다.

I/O 표준 지원

인텔® FPGA 장치에서 지원하는 범용 I/O 인터페이스 표준입니다.

최대 LVDS 쌍

사용할 수 있는 가장 큰 패키지의 인텔® FPGA 장치에서 구성할 수 있는 LVDS 쌍의 최대 수입니다. 패키지 유형별 실제 RX와 TX LVDS 쌍의 수는 장치 설명서를 참조하십시오.

최대 비제로 복귀(NRZ) 트랜시버

사용할 수 있는 가장 큰 패키지에서 인텔® FPGA 장치의 최대 NRSZ 트랜시버 수입니다.
† 실제 수는 패키지에 따라 더 낮을 수 있습니다.

최대 비제로 복귀(NRZ) 데이터 속도

NRZ 트랜시버에서 지원하는 최대 NRZ 데이터 속도입니다.
† 실제 데이터 속도는 트랜시버 속도 등급에 따라 더 낮을 수 있습니다.

트랜시버 프로토콜 하드 IP

인텔® FPGA 장치에서 고속 직렬 트랜시버를 지원하는 데 사용할 수 있는 하드 지적 재산권입니다. 트랜시버 프로토콜 하드 IP는 그에 상응하는 소프트 IP에 비해 전력과 FPGA 리소스를 절약하고 직렬 프로토콜의 구현을 간소화합니다.

FPGA 비트스트림 보안

인텔 FPGA 장치 제품군에 탑재된 다양한 보안 기능을 활용하여 고객의 비트스트림 복제를 방지하고 장치 작동 중 발생하는 변조 시도를 감지할 수 있습니다.

아날로그 디지털 변환기

아날로그 디지털 변환기는 일부 인텔 FPGA 장치 제품군에서 이용 가능한 데이터 변환기 리소스입니다.

패키지 옵션

인텔® FPGA 장치는 고객 시스템 요구 사항에 맞게 다양한 IO, 트랜시버 수와 다양한 크기의 패키지로 제공됩니다.