Intel® Cyclone® 10 10CL120 FPGA

사양

사양 내보내기

주요 정보

I/O 사양

패키지 사양

보조 정보

주문 및 규정 준수

주문 및 사양 정보

Intel® Cyclone® 10 10CL120 FPGA 10CL120YF780I7G

  • MM# 965474
  • 사양 코드 SR4KK
  • 주문 코드 10CL120YF780I7G
  • 스테핑 A1

Intel® Cyclone® 10 10CL120 FPGA 10CL120YF780C8G

  • MM# 967739
  • 사양 코드 SR6GN
  • 주문 코드 10CL120YF780C8G
  • 스테핑 A1

Intel® Cyclone® 10 10CL120 FPGA 10CL120ZF780I8G

  • MM# 967740
  • 사양 코드 SR6GP
  • 주문 코드 10CL120ZF780I8G
  • 스테핑 A1

무역 규정 준수 정보

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

PCN/MDDS 정보

SR4KK

SR6GP

SR6GN

드라이버 및 소프트웨어

최신 드라이버 및 소프트웨어

다운로드 가능:
모두

이름

출시일

제품이 처음 도입된 날짜.

리소그래피

리소그래피는 집적 회로 제조에 사용된 반도체 기술을 뜻하는 것으로 나노미터(nm) 단위로 표시되며, 이는 반도체에 내장되어 있는 기능의 크기를 나타냅니다.

로직 요소(LE)

로직 요소(LE)는 인텔® FPGA 아키텍처에서 가장 작은 로직 단위입니다. LE는 작으며 효율적인 로직 사용과 함께 고급 기능을 제공합니다.

패브릭 및 I/O 위상 잠금 루프(PLL)

패브릭과 IO PLL은 Intel® FPGA 패브릭의 클럭 네트워크와 장치의 IO 셀과 관련된 클럭 네트워크의 설계 및 구현을 간소화하는 데 사용됩니다.

최대 임베디드 메모리

인텔® FPGA 장치의 프로그래밍 가능 패브릭에 포함된 모든 메모리 블록의 총용량입니다.

디지털 신호 처리(DSP) 블록

디지털 신호 처리(DSP) 블록은 지원되는 인텔® FPGA 장치의 수학적 구성 요소이며 다양한 디지털 신호 처리 함수를 구현하는 고성능 곱셈기와 누산기가 포함되어 있습니다.

디지털 신호 처리(DSP) 형식

DSP 블록은 인텔® FPGA 장치 제품군에 따라 하드 부동 소수점, 고정 소수점, 곱셈과 누적, 곱셈 전용 등 다양한 형식을 지원합니다.

최대 사용자 I/O 수

사용할 수 있는 가장 큰 패키지에서 인텔® FPGA 장치의 최대 범용 I/O 핀 수입니다.
† 실제 수는 패키지에 따라 더 낮을 수 있습니다.

I/O 표준 지원

인텔® FPGA 장치에서 지원하는 범용 I/O 인터페이스 표준입니다.

최대 LVDS 쌍

사용할 수 있는 가장 큰 패키지의 인텔® FPGA 장치에서 구성할 수 있는 LVDS 쌍의 최대 수입니다. 패키지 유형별 실제 RX와 TX LVDS 쌍의 수는 장치 설명서를 참조하십시오.

패키지 옵션

인텔® FPGA 장치는 고객 시스템 요구 사항에 맞게 다양한 IO, 트랜시버 수와 다양한 크기의 패키지로 제공됩니다.