Arria® V 5AGTC7 FPGA
사양
인텔® 제품 비교
주요 정보
-
제품 컬렉션
Arria® V GT FPGA
-
상태
Launched
-
출시일
2011
-
리소그래피
28 nm
CNDA 계정으로 로그인하여 추가 SKU 세부 정보 보기.
리소스
-
로직 요소(LE)
242000
-
적응형 로직 모듈(ALM)
91680
-
적응형 로직 모듈(ALM) 레지스터
366720
-
패브릭 및 I/O 위상 잠금 루프(PLL)
12
-
최대 임베디드 메모리
15.108 Mb
-
디지털 신호 처리(DSP) 블록
800
-
디지털 신호 처리(DSP) 형식
Variable Precision
-
하드 메모리 컨트롤러
예
-
외장 메모리 인터페이스(EMIF)
DDR II+, DDR2, DDR3, LPDDR, LPDDR2, QDR II, QDR II+, RLDRAM II, RLDRAM 3
I/O 사양
-
최대 사용자 I/O 수†
544
-
I/O 표준 지원
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
-
최대 LVDS 쌍
256
-
최대 비제로 복귀(NRZ) 트랜시버†
18
-
최대 비제로 복귀(NRZ) 데이터 속도†
10.3125 Gbps
-
트랜시버 프로토콜 하드 IP
PCIe Gen2
고급 기술
-
FPGA 비트스트림 보안
예
-
아날로그 디지털 변환기
아니요
패키지 사양
-
패키지 옵션
F896, F1152
보조 정보
주문 및 규정 준수
드라이버 및 소프트웨어
설명
유형
더 보기
OS
버전
날짜
모두
자세한 내용 보기
다운로드
다음에 대한 결과를 찾을 수 없음:
Y
/apps/intel/arksuite/template/arkProductPageTemplate
최신 드라이버 및 소프트웨어
출시일
제품이 처음 도입된 날짜.
리소그래피
리소그래피는 집적 회로 제조에 사용된 반도체 기술을 뜻하는 것으로 나노미터(nm) 단위로 표시되며, 이는 반도체에 내장되어 있는 기능의 크기를 나타냅니다.
로직 요소(LE)
로직 요소(LE)는 인텔® FPGA 아키텍처에서 가장 작은 로직 단위입니다. LE는 작으며 효율적인 로직 사용과 함께 고급 기능을 제공합니다.
적응형 로직 모듈(ALM)
적응형 논리 모듈(ALM)은 지원되는 인텔® FPGA 장치의 논리 구성 요소이며, 성능과 활용도를 모두 극대화하도록 설계되었습니다. 각 ALM에는 몇 가지 작동 모드가 있으며, 다양한 조합의 순차적인 논리 함수를 구현할 수 있습니다.
적응형 로직 모듈(ALM) 레지스터
ALM 레지스터는 ALM 내부에 있는 순차 논리 구현에 사용되는 레지스터 비트(플립플롭)입니다.
패브릭 및 I/O 위상 잠금 루프(PLL)
패브릭과 IO PLL은 Intel® FPGA 패브릭의 클럭 네트워크와 장치의 IO 셀과 관련된 클럭 네트워크의 설계 및 구현을 간소화하는 데 사용됩니다.
최대 임베디드 메모리
인텔® FPGA 장치의 프로그래밍 가능 패브릭에 포함된 모든 메모리 블록의 총용량입니다.
디지털 신호 처리(DSP) 블록
디지털 신호 처리(DSP) 블록은 지원되는 인텔® FPGA 장치의 수학적 구성 요소이며 다양한 디지털 신호 처리 함수를 구현하는 고성능 곱셈기와 누산기가 포함되어 있습니다.
디지털 신호 처리(DSP) 형식
DSP 블록은 인텔® FPGA 장치 제품군에 따라 하드 부동 소수점, 고정 소수점, 곱셈과 누적, 곱셈 전용 등 다양한 형식을 지원합니다.
하드 메모리 컨트롤러
하드 메모리 컨트롤러는 Intel® FPGA에 연결된 고성능 외부 메모리 시스템을 활성화하는 데 사용됩니다. 하드 메모리 컨트롤러는 그에 상응하는 소프트 메모리 컨트롤러에 비해 전력과 FPGA 리소스를 절약하고, 더 높은 주파수 작동을 지원합니다.
외장 메모리 인터페이스(EMIF)
인텔® FPGA 장치에서 지원하는 외부 메모리 인터페이스 프로토콜입니다.
최대 사용자 I/O 수†
사용할 수 있는 가장 큰 패키지에서 인텔® FPGA 장치의 최대 범용 I/O 핀 수입니다.
† 실제 수는 패키지에 따라 더 낮을 수 있습니다.
I/O 표준 지원
인텔® FPGA 장치에서 지원하는 범용 I/O 인터페이스 표준입니다.
최대 LVDS 쌍
사용할 수 있는 가장 큰 패키지의 인텔® FPGA 장치에서 구성할 수 있는 LVDS 쌍의 최대 수입니다. 패키지 유형별 실제 RX와 TX LVDS 쌍의 수는 장치 설명서를 참조하십시오.
최대 비제로 복귀(NRZ) 트랜시버†
사용할 수 있는 가장 큰 패키지에서 인텔® FPGA 장치의 최대 NRSZ 트랜시버 수입니다.
† 실제 수는 패키지에 따라 더 낮을 수 있습니다.
최대 비제로 복귀(NRZ) 데이터 속도†
NRZ 트랜시버에서 지원하는 최대 NRZ 데이터 속도입니다.
† 실제 데이터 속도는 트랜시버 속도 등급에 따라 더 낮을 수 있습니다.
트랜시버 프로토콜 하드 IP
인텔® FPGA 장치에서 고속 직렬 트랜시버를 지원하는 데 사용할 수 있는 하드 지적 재산권입니다. 트랜시버 프로토콜 하드 IP는 그에 상응하는 소프트 IP에 비해 전력과 FPGA 리소스를 절약하고 직렬 프로토콜의 구현을 간소화합니다.
FPGA 비트스트림 보안
인텔 FPGA 장치 제품군에 탑재된 다양한 보안 기능을 활용하여 고객의 비트스트림 복제를 방지하고 장치 작동 중 발생하는 변조 시도를 감지할 수 있습니다.
아날로그 디지털 변환기
아날로그 디지털 변환기는 일부 인텔 FPGA 장치 제품군에서 이용 가능한 데이터 변환기 리소스입니다.
패키지 옵션
인텔® FPGA 장치는 고객 시스템 요구 사항에 맞게 다양한 IO, 트랜시버 수와 다양한 크기의 패키지로 제공됩니다.
제공된 모든 정보는 언제든 예고 없이 변경될 수 있습니다. 인텔은 언제든지 예고 없이 제조 라이프 사이클 및 사양과 제품 설명을 변경할 수 있습니다. 이곳의 정보는 "있는 그대로" 제공되며 인텔에서는 정보의 정확성과 제품 기능, 가용성, 작동 여부 또는 나열된 제품의 호환성 등에 관한 어떠한 표현이나 보증도 하지 않습니다. 특정 제품이나 시스템에 대한 자세한 정보는 시스템 공급업체에 문의하십시오.
인텔 분류는 일반, 교육 및 계획의 목적일 뿐이며, ECCN(수출 통제 분류 번호)와 HTS(미국 관세분류체계) 번호로 구성됩니다. 인텔 분류에 따른 모든 사용은 인텔에게 상환 청구하지 않으며 해당 ECCN 또는 HTS에 대한 대리 또는 보증으로 해석해서는 안됩니다. 수입업체 및/또는 수출업체는 거래의 정확한 분류를 판단할 책임이 있습니다.
제품 속성 및 기능에 대한 공식적인 정의는 데이터시트를 참조하십시오.
‡ 이 기능을 모든 컴퓨팅 시스템에서 사용할 수 있는 것은 아닙니다. 공급업체에 문의하여 시스템이 기능을 제공하는지 확인하거나 시스템 사양(마더보드, 프로세서, 칩셋, 전원 공급, HDD, 그래픽 컨트롤러, BIOS, 드라이버, 가상 머신 모니터(VMM), 플랫폼 소프트웨어 및 운영 체제)을 참조하여 기능 호환성을 확인하십시오. 기능, 성능 또는 기타 장점은 시스템 구성에 따라 달라집니다.
“알림” SKU는 제공되지 않습니다. 시장 공급 상황은 제품 출시일을 참고하십시오.