製品ホーム 製品仕様 インテル® FPGA
比較

  • 検索の例

  • プロセッサーやその他の製品のカタログを、いくつかの方法で検索できます。

  • ブランド名: インテル® Core™ Ultra

  • 製品番号: 6526Y

  • オーダーコード: PK8072205559500

  • スペックコード: SRN6N

  • 開発コード名: Emerald Rapids

Intel Agilex® 5 FPGA E シリーズ 065A

B23A

仕様

仕様情報のエクスポート

基本仕様

I/O 規格

パッケージの仕様

ドライバーおよびソフトウェア

最新ドライバーとソフトウェア

利用可能なダウンロード:
すべて

名前

ページ / すべてを表示

発売日

製品が初めて導入された日。

リソグラフィー

リソグラフィーとは、集積回路の製造に使われる半導体技術のことです。プロセスの微細度を表す単位はナノメートル (nm) です。この値から、半導体に組込まれている機能サイズが分かります。

ロジックエレメント (LE)

ロジックエレメント (LE) は、インテル® FPGA アーキテクチャにおけるロジックの最小単位です。コンパクトな LE は、効率的なロジックの使用と高度な機能を提供します。

アダプティブ・ロジック・モジュール (ALM)

アダプティブ・ロジック・モジュール（ALM）は サポートされるインテルFPGAデバイスのロジック・ビルディング・ブロックで パフォーマンスと利用率の両方を最大化するように設計されています各ALMは いくつかの異なる動作モードを持ち 様々な異なる組み合わせやシーケンシャルな論理関数を実装することがでます

アダプティブ・ロジック・モジュール (ALM) レジスター

ALMレジスターは ALM内部に含まれるレジスター・ビット（フリップフロップ）で シーケンシャル・ロジックを実現するために使用されます

ファブリックおよび I/O 位相ロックループ (PLL)

ファブリックおよび IO PLL は インテル® FPGA ファブリックのクロック・ネットワークと デバイスの IO セルに関連するクロック・ネットワークの設計と実装を簡素化するために使用されます

最大エンベデッド・メモリー

インテル® FPGA デバイスのプログラマブル・ファブリックにあるすべてのエンベデッド・メモリー・ブロックの合計容量です

デジタル信号処理 (DSP) ブロック

デジタル信号プロセシング (DSP) ブロックは サポートされるインテル® FPGA デバイスの数学的ビルディング・ブロックで さまざまなデジタル信号プロセシング機能を実装するためのハイパフォーマンス乗算器とアキュムレータを含んでいます

デジタル信号処理 (DSP) フォーマット

インテル® FPGA デバイス・ファミリーによって、DSP ブロックはハード・フローティング・ポイント、ハード固定ポイント、乗算および累積、乗算のみなどの異なる形式をサポートします

ピーク INT8 (TOPS)

この値は、この製品において測定された中で最も高い 8 ビット整数演算の、1 秒あたり実行可能な演算数を兆で表したもの (TOPS) です。

ハード・プロセッサー・システム (HPS)

ハード・プロセッサー・システム（HPS）は インテルFPGAファブリックに含まれる完全なハードCPUシステムです

ハード・メモリー・コントローラー

ハード・メモリー・コントローラーは インテルFPGAに接続されたハイパフォーマンス外部メモリー・システムを実現するために使用されますハード・メモリー・コントローラーは、同等のソフト・メモリー・コントローラーと比較して 消費電力とFPGAリソースを節約し より高いフリークエンシーでの動作をサポートします

外部メモリー・インターフェイス (EMIF)

インテル® FPGA デバイスがサポートする外部メモリー・インターフェイス・プロトコルです

最大ユーザーI/O数†

インテル® FPGA デバイスの汎用 I/O ピンの最大ナンバー (利用可能な最大パッケージの場合) です
†パッケージにより 実際のカウントはこれより少なくなる場合があります

I/O 標準サポート

インテル® FPGA デバイスがサポートする汎用 I/O インターフェイス規格です

最大 LVDS ペア

インテル® FPGA デバイスにコンフィギュレーション可能な LVDS ペアの最大ナンバーで 利用可能な最大パッケージの場合パッケージタイプ別の実際のRXおよびTX LVDSペア数については デバイスのドキュメントを参照してください

最大 ノンリターン・ツー・ゼロ (NRZ) トランシーバー†

インテル® FPGA デバイスに搭載される NRZ トランシーバーの最大ナンバー (利用可能な最大パッケージの場合)
†パッケージにより 実際のカウントはこれより少なくなる場合があります

最大 ノンリターン・ツー・ゼロ (NRZ) データ・レート†

NRZトランシーバーがサポートする最大NRZデータレート
†実際のデータレートは トランシーバーのスピード・グレードによって低くなる可能性があります

トランシーバー・プロトコル・ハード IP

高速シリアル・トランシーバをサポートするために インテルFPGAデバイスで利用可能なハード知的財産トランシーバ・プロトコルのハードIPは 同等のソフトIPと比較して消費電力とFPGAリソースを節約し シリアル・プロトコルの実装を簡素化することができます

ハイパーレジスター

ハイパーレジスターは 一部のインテル® FPGA デバイス・ファミリーのインターコネクトにある追加レジスタ ビット (フリップフロップ) で、インターコネクトのタイミング調整とパイプライン化により FPGA ファブリックのクロック・フリークエンシーの高速化を可能にするものです

FPGA ビットストリーム・セキュリティー

インテル® FPGA デバイスファミリーによって、顧客のビットストリームのコピーを防止したり、動作中のデバイスへの不正操作を検出したりするさまざまなセキュリティー機能を使用することが可能です。

パッケージオプション

インテルFPGAデバイスは お客様のシステム要件に合わせて 異なるパッケージサイズ 異なるIOおよびトランシーバー数で提供されています

ご質問はこちらへ

サポートに問い合わせる

提供されているすべての情報は予告なしに変更されることがあります。インテル製品は随時、製造ライフサイクル、仕様、および製品の説明が予告なく変更される場合があります。ここに記載された情報は「現状」のまま提供されるものであり、インテルは情報の正確性、または製品の機能、利用可能性、機能性、記載された製品の互換性についていかなる表明も保証もいたしません。特定の製品やシステムの詳細については、各システムベンダーにお問い合わせください。

Intel classifications are for general, educational and planning purposes only and consist of Export Control Classification Numbers (ECCN) and Harmonized Tariff Schedule (HTS) numbers. Any use made of Intel classifications are without recourse to Intel and shall not be construed as a representation or warranty regarding the proper ECCN or HTS. Your company as an importer and/or exporter is responsible for determining the correct classification of your transaction.

製品の特性や機能の公式の定義については、データシートを参照してください。

‡ この機能は、コンピューティング・システムによっては利用できないことがあります。ご利用のシステムにこの機能が搭載されているかどうか、あるいは機能の互換性に関してシステム仕様 (マザーボード、プロセッサー、チップセット、電源、HDD、グラフィックス・コントローラー、メモリー、BIOS、ドライバー、仮想マシンモニター - VMM、プラットフォーム・ソフトウェア、およびオペレーティング・システム) を参照するには、システムベンダーにご確認ください。機能、パフォーマンス、この機能のその他の利点は、システム構成により異なります。

「発表済み」 SKUs はまだ使用できません。販売開始については、発売日を参照ください。