インテル® Cyclone® 10 10CL040 FPGA

仕様

I/O 規格

パッケージの仕様

補足事項

オーダーとコンプライアンス情報

オーダー & スペック情報

Intel® Cyclone® 10 10CL040 FPGA 10CL040YF484I7G

  • MM# 965238
  • スペックコード SR4CV
  • オーダーコード 10CL040YF484I7G
  • ステッピング A1
  • MDDS コンテンツ ID 701989

Intel® Cyclone® 10 10CL040 FPGA 10CL040YU484I7G

  • MM# 965239
  • スペックコード SR4CW
  • オーダーコード 10CL040YU484I7G
  • ステッピング A1
  • MDDS コンテンツ ID 698861

Intel® Cyclone® 10 10CL040 FPGA 10CL040ZF484I8G

  • MM# 965240
  • スペックコード SR4CX
  • オーダーコード 10CL040ZF484I8G
  • ステッピング A1
  • MDDS コンテンツ ID 691872

Intel® Cyclone® 10 10CL040 FPGA 10CL040YF484C6G

  • MM# 965472
  • スペックコード SR4KH
  • オーダーコード 10CL040YF484C6G
  • ステッピング A1
  • MDDS コンテンツ ID 697493

Intel® Cyclone® 10 10CL040 FPGA 10CL040ZU484I8G

  • MM# 967115
  • スペックコード SR5YP
  • オーダーコード 10CL040ZU484I8G
  • ステッピング A1
  • MDDS コンテンツ ID 691662

Intel® Cyclone® 10 10CL040 FPGA 10CL040YU484C8G

  • MM# 967738
  • スペックコード SR6GM
  • オーダーコード 10CL040YU484C8G
  • ステッピング A1
  • MDDS コンテンツ ID 695960

Intel® Cyclone® 10 10CL040 FPGA 10CL040YU484C6G

  • MM# 968801
  • スペックコード SR7D1
  • オーダーコード 10CL040YU484C6G
  • ステッピング A1
  • MDDS コンテンツ ID 695007

Intel® Cyclone® 10 10CL040 FPGA 10CL040YF484C8G

  • MM# 973651
  • スペックコード SRBJN
  • オーダーコード 10CL040YF484C8G
  • ステッピング A1
  • MDDS コンテンツ ID 694826

Intel® Cyclone® 10 10CL040 FPGA 10CL040YU484A7G

  • MM# 999A2G
  • スペックコード SRF4W
  • オーダーコード 10CL040YU484A7G
  • ステッピング A1
  • MDDS コンテンツ ID 691703

トレード・コンプライアンス情報

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

製品仕様変更通知 (PCN) 情報

ドライバーおよびソフトウェア

最新ドライバーとソフトウェア

利用可能なダウンロード:
すべて

名前

サポート

発売日

製品が初めて導入された日。

リソグラフィー

リソグラフィーとは、集積回路の製造に使われる半導体技術のことです。プロセスの微細度を表す単位はナノメートル (nm) です。この値から、半導体に組込まれている機能サイズが分かります。

ロジックエレメント (LE)

ロジックエレメント (LE) は、インテル® FPGA アーキテクチャにおけるロジックの最小単位です。コンパクトな LE は、効率的なロジックの使用と高度な機能を提供します。

ファブリックおよび I/O 位相ロックループ (PLL)

ファブリックおよび IO PLL は インテル® FPGA ファブリックのクロック・ネットワークと デバイスの IO セルに関連するクロック・ネットワークの設計と実装を簡素化するために使用されます

最大エンベデッド・メモリー

インテル® FPGA デバイスのプログラマブル・ファブリックにあるすべてのエンベデッド・メモリー・ブロックの合計容量です

デジタル信号処理 (DSP) ブロック

デジタル信号プロセシング (DSP) ブロックは サポートされるインテル® FPGA デバイスの数学的ビルディング・ブロックで さまざまなデジタル信号プロセシング機能を実装するためのハイパフォーマンス乗算器とアキュムレータを含んでいます

デジタル信号処理 (DSP) フォーマット

インテル® FPGA デバイス・ファミリーによって、DSP ブロックはハード・フローティング・ポイント、ハード固定ポイント、乗算および累積、乗算のみなどの異なる形式をサポートします

最大ユーザーI/O数

インテル® FPGA デバイスの汎用 I/O ピンの最大ナンバー (利用可能な最大パッケージの場合) です
†パッケージにより 実際のカウントはこれより少なくなる場合があります

I/O 標準サポート

インテル® FPGA デバイスがサポートする汎用 I/O インターフェイス規格です

最大 LVDS ペア

インテル® FPGA デバイスにコンフィギュレーション可能な LVDS ペアの最大ナンバーで 利用可能な最大パッケージの場合パッケージタイプ別の実際のRXおよびTX LVDSペア数については デバイスのドキュメントを参照してください

パッケージオプション

インテルFPGAデバイスは お客様のシステム要件に合わせて 異なるパッケージサイズ 異なるIOおよびトランシーバー数で提供されています