Stratix® V 5SGXB9 FPGA

仕様

I/O 規格

パッケージの仕様

オーダーとコンプライアンス情報

オーダー & スペック情報

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43C2G

  • MM# 99A1MT
  • スペックコード SRJL5
  • オーダーコード 5SGXEB9R1H43C2G
  • ステッピング A1
  • MDDS コンテンツ ID 725990

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43C2LG

  • MM# 99A1MV
  • スペックコード SRJL6
  • オーダーコード 5SGXEB9R1H43C2LG
  • ステッピング A1
  • MDDS コンテンツ ID 724981

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43I2G

  • MM# 99A1MW
  • スペックコード SRJL7
  • オーダーコード 5SGXEB9R1H43I2G
  • ステッピング A1
  • MDDS コンテンツ ID 725704

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C2G

  • MM# 99A1MX
  • スペックコード SRJL8
  • オーダーコード 5SGXEB9R2H43C2G
  • ステッピング A1
  • MDDS コンテンツ ID 726307

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C2LG

  • MM# 99A1MZ
  • スペックコード SRJL9
  • オーダーコード 5SGXEB9R2H43C2LG
  • ステッピング A1
  • MDDS コンテンツ ID 725575

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C3G

  • MM# 99A1N0
  • スペックコード SRJLA
  • オーダーコード 5SGXEB9R2H43C3G
  • ステッピング A1
  • MDDS コンテンツ ID 725653

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I2G

  • MM# 99A1N1
  • スペックコード SRJLB
  • オーダーコード 5SGXEB9R2H43I2G
  • ステッピング A1
  • MDDS コンテンツ ID 726010

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I2LG

  • MM# 99A1N2
  • スペックコード SRJLC
  • オーダーコード 5SGXEB9R2H43I2LG
  • ステッピング A1
  • MDDS コンテンツ ID 726326

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I3G

  • MM# 99A1N3
  • スペックコード SRJLD
  • オーダーコード 5SGXEB9R2H43I3G
  • ステッピング A1
  • MDDS コンテンツ ID 725312

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I3LG

  • MM# 99A1N5
  • スペックコード SRJLE
  • オーダーコード 5SGXEB9R2H43I3LG
  • ステッピング A1
  • MDDS コンテンツ ID 725649

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2G

  • MM# 99A1N6
  • スペックコード SRJLF
  • オーダーコード 5SGXEB9R3H43C2G
  • ステッピング A1
  • MDDS コンテンツ ID 725266

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2LG

  • MM# 99A1N7
  • スペックコード SRJLG
  • オーダーコード 5SGXEB9R3H43C2LG
  • ステッピング A1
  • MDDS コンテンツ ID 725244

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C3G

  • MM# 99A1N8
  • スペックコード SRJLH
  • オーダーコード 5SGXEB9R3H43C3G
  • ステッピング A1
  • MDDS コンテンツ ID 725103

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C4G

  • MM# 99A1N9
  • スペックコード SRJLJ
  • オーダーコード 5SGXEB9R3H43C4G
  • ステッピング A1
  • MDDS コンテンツ ID 725647

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3G

  • MM# 99A1NA
  • スペックコード SRJLK
  • オーダーコード 5SGXEB9R3H43I3G
  • ステッピング A1
  • MDDS コンテンツ ID 725311

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3LG

  • MM# 99A1NC
  • スペックコード SRJLL
  • オーダーコード 5SGXEB9R3H43I3LG
  • ステッピング A1
  • MDDS コンテンツ ID 724823

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I4G

  • MM# 99A1ND
  • スペックコード SRJLM
  • オーダーコード 5SGXEB9R3H43I4G
  • ステッピング A1
  • MDDS コンテンツ ID 725550

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43C2G

  • MM# 99A1TV
  • スペックコード SRJP6
  • オーダーコード 5SGXMB9R1H43C2G
  • ステッピング A1
  • MDDS コンテンツ ID 724870

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43C2LG

  • MM# 99A1TW
  • スペックコード SRJP7
  • オーダーコード 5SGXMB9R1H43C2LG
  • ステッピング A1
  • MDDS コンテンツ ID 725005

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43I2G

  • MM# 99A1TX
  • スペックコード SRJP8
  • オーダーコード 5SGXMB9R1H43I2G
  • ステッピング A1
  • MDDS コンテンツ ID 725698

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C2G

  • MM# 99A1TZ
  • スペックコード SRJP9
  • オーダーコード 5SGXMB9R2H43C2G
  • ステッピング A1
  • MDDS コンテンツ ID 726069744237

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C2LG

  • MM# 99A1V0
  • スペックコード SRJPA
  • オーダーコード 5SGXMB9R2H43C2LG
  • ステッピング A1
  • MDDS コンテンツ ID 724799

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C3G

  • MM# 99A1V2
  • スペックコード SRJPB
  • オーダーコード 5SGXMB9R2H43C3G
  • ステッピング A1
  • MDDS コンテンツ ID 726309

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I2G

  • MM# 99A1V3
  • スペックコード SRJPC
  • オーダーコード 5SGXMB9R2H43I2G
  • ステッピング A1
  • MDDS コンテンツ ID 725865

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I2LG

  • MM# 99A1V4
  • スペックコード SRJPD
  • オーダーコード 5SGXMB9R2H43I2LG
  • ステッピング A1
  • MDDS コンテンツ ID 725309

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I3G

  • MM# 99A1V5
  • スペックコード SRJPE
  • オーダーコード 5SGXMB9R2H43I3G
  • ステッピング A1
  • MDDS コンテンツ ID 726268

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C2G

  • MM# 99A1V7
  • スペックコード SRJPG
  • オーダーコード 5SGXMB9R3H43C2G
  • ステッピング A1
  • MDDS コンテンツ ID 725520

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C2LG

  • MM# 99A1V8
  • スペックコード SRJPH
  • オーダーコード 5SGXMB9R3H43C2LG
  • ステッピング A1
  • MDDS コンテンツ ID 726030

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C3G

  • MM# 99A1V9
  • スペックコード SRJPJ
  • オーダーコード 5SGXMB9R3H43C3G
  • ステッピング A1
  • MDDS コンテンツ ID 725386

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C4G

  • MM# 99A1VA
  • スペックコード SRJPK
  • オーダーコード 5SGXMB9R3H43C4G
  • ステッピング A1
  • MDDS コンテンツ ID 725113

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3G

  • MM# 99A1VC
  • スペックコード SRJPL
  • オーダーコード 5SGXMB9R3H43I3G
  • ステッピング A1
  • MDDS コンテンツ ID 725223

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3LG

  • MM# 99A1VD
  • スペックコード SRJPM
  • オーダーコード 5SGXMB9R3H43I3LG
  • ステッピング A1
  • MDDS コンテンツ ID 726305

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I4G

  • MM# 99A1VG
  • スペックコード SRJPN
  • オーダーコード 5SGXMB9R3H43I4G
  • ステッピング A1
  • MDDS コンテンツ ID 725379

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I3LG

  • MM# 99A237
  • スペックコード SRJQF
  • オーダーコード 5SGXMB9R2H43I3LG
  • ステッピング A1
  • MDDS コンテンツ ID 725508

製造・販売終了

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3N

  • MM# 969150
  • スペックコード SR7P9
  • オーダーコード 5SGXEB9R3H43I3N
  • ステッピング A1
  • MDDS コンテンツ ID 701878

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43I2N

  • MM# 969261
  • スペックコード SR7SJ
  • オーダーコード 5SGXMB9R1H43I2N
  • ステッピング A1
  • MDDS コンテンツ ID 700726

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3LN

  • MM# 969262
  • スペックコード SR7SK
  • オーダーコード 5SGXMB9R3H43I3LN
  • ステッピング A1
  • MDDS コンテンツ ID 699846

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2LN

  • MM# 970502
  • スペックコード SR8RK
  • オーダーコード 5SGXEB9R3H43C2LN
  • ステッピング A1
  • MDDS コンテンツ ID 698650

トレード・コンプライアンス情報

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

製品仕様変更通知 (PCN) 情報

ドライバーおよびソフトウェア

最新ドライバーとソフトウェア

利用可能なダウンロード:
すべて

名前

発売日

製品が初めて導入された日。

リソグラフィー

リソグラフィーとは、集積回路の製造に使われる半導体技術のことです。プロセスの微細度を表す単位はナノメートル (nm) です。この値から、半導体に組込まれている機能サイズが分かります。

ロジックエレメント (LE)

ロジックエレメント (LE) は、インテル® FPGA アーキテクチャにおけるロジックの最小単位です。コンパクトな LE は、効率的なロジックの使用と高度な機能を提供します。

アダプティブ・ロジック・モジュール (ALM)

アダプティブ・ロジック・モジュール(ALM)は サポートされるインテルFPGAデバイスのロジック・ビルディング・ブロックで パフォーマンスと利用率の両方を最大化するように設計されています各ALMは いくつかの異なる動作モードを持ち 様々な異なる組み合わせやシーケンシャルな論理関数を実装することがでます

アダプティブ・ロジック・モジュール (ALM) レジスター

ALMレジスターは ALM内部に含まれるレジスター・ビット(フリップフロップ)で シーケンシャル・ロジックを実現するために使用されます

ファブリックおよび I/O 位相ロックループ (PLL)

ファブリックおよび IO PLL は インテル® FPGA ファブリックのクロック・ネットワークと デバイスの IO セルに関連するクロック・ネットワークの設計と実装を簡素化するために使用されます

最大エンベデッド・メモリー

インテル® FPGA デバイスのプログラマブル・ファブリックにあるすべてのエンベデッド・メモリー・ブロックの合計容量です

デジタル信号処理 (DSP) ブロック

デジタル信号プロセシング (DSP) ブロックは サポートされるインテル® FPGA デバイスの数学的ビルディング・ブロックで さまざまなデジタル信号プロセシング機能を実装するためのハイパフォーマンス乗算器とアキュムレータを含んでいます

デジタル信号処理 (DSP) フォーマット

インテル® FPGA デバイス・ファミリーによって、DSP ブロックはハード・フローティング・ポイント、ハード固定ポイント、乗算および累積、乗算のみなどの異なる形式をサポートします

ハード・メモリー・コントローラー

ハード・メモリー・コントローラーは インテルFPGAに接続されたハイパフォーマンス外部メモリー・システムを実現するために使用されますハード・メモリー・コントローラーは、同等のソフト・メモリー・コントローラーと比較して 消費電力とFPGAリソースを節約し より高いフリークエンシーでの動作をサポートします

外部メモリー・インターフェイス (EMIF)

インテル® FPGA デバイスがサポートする外部メモリー・インターフェイス・プロトコルです

最大ユーザーI/O数

インテル® FPGA デバイスの汎用 I/O ピンの最大ナンバー (利用可能な最大パッケージの場合) です
†パッケージにより 実際のカウントはこれより少なくなる場合があります

I/O 標準サポート

インテル® FPGA デバイスがサポートする汎用 I/O インターフェイス規格です

最大 LVDS ペア

インテル® FPGA デバイスにコンフィギュレーション可能な LVDS ペアの最大ナンバーで 利用可能な最大パッケージの場合パッケージタイプ別の実際のRXおよびTX LVDSペア数については デバイスのドキュメントを参照してください

最大 ノンリターン・ツー・ゼロ (NRZ) トランシーバー

インテル® FPGA デバイスに搭載される NRZ トランシーバーの最大ナンバー (利用可能な最大パッケージの場合)
†パッケージにより 実際のカウントはこれより少なくなる場合があります

最大 ノンリターン・ツー・ゼロ (NRZ) データ・レート

NRZトランシーバーがサポートする最大NRZデータレート
†実際のデータレートは トランシーバーのスピード・グレードによって低くなる可能性があります

トランシーバー・プロトコル・ハード IP

高速シリアル・トランシーバをサポートするために インテルFPGAデバイスで利用可能なハード知的財産トランシーバ・プロトコルのハードIPは 同等のソフトIPと比較して消費電力とFPGAリソースを節約し シリアル・プロトコルの実装を簡素化することができます

パッケージオプション

インテルFPGAデバイスは お客様のシステム要件に合わせて 異なるパッケージサイズ 異なるIOおよびトランシーバー数で提供されています