インテル® Stratix® 10 TX 1650 FPGA
仕様
インテル®製品の比較
基本仕様
-
製品コレクション
インテル® Stratix® 10 TX FPGA
-
ステータス
Launched
-
発売日
Q1'18
-
リソグラフィー
14 nm
CNDA アカウントでサインインすると、SKU の詳細が表示されます。
リソース
-
ロジックエレメント (LE)
1679000
-
アダプティブ・ロジック・モジュール (ALM)
569200
-
アダプティブ・ロジック・モジュール (ALM) レジスター
2276800
-
ファブリックおよび I/O 位相ロックループ (PLL)
16
-
最大エンベデッド・メモリー
223.5 Mb
-
デジタル信号処理 (DSP) ブロック
3326
-
デジタル信号処理 (DSP) フォーマット
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
-
ハード・メモリー・コントローラー
はい
-
外部メモリー・インターフェイス (EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys
I/O 規格
-
最大ユーザーI/O数†
440
-
I/O 標準サポート
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
-
最大 LVDS ペア
216
-
最大 ノンリターン・ツー・ゼロ (NRZ) トランシーバー†
96
-
最大 ノンリターン・ツー・ゼロ (NRZ) データ・レート†
28.9 Gbps
-
最大パルス振幅変調 (PAM4) トランシーバー†
36
-
最大パルス振幅変調 (PAM4) データレート†
57.8 Gbps
-
トランシーバー・プロトコル・ハード IP
PCIe Gen3, 10/25/100G Ethernet
高度なテクノロジー
パッケージの仕様
-
パッケージオプション
F2397
補足事項
オーダーとコンプライアンス情報
CNDA アカウントでサインインすると、SKU の詳細が表示されます。
オーダー & スペック情報
トレード・コンプライアンス情報
- ECCN 3A001.A.7.B
- CCATS G171972
- US HTS 8542390001
製品仕様変更通知 (PCN) 情報
SRKDQ
- 99A7VC 製品仕様変更通知 (PCN)
SRKDR
- 99A7VD 製品仕様変更通知 (PCN)
SREW0
- 986204 製品仕様変更通知 (PCN)
SREWK
- 986244 製品仕様変更通知 (PCN)
SREWJ
- 986243 製品仕様変更通知 (PCN)
SREVW
- 986200 製品仕様変更通知 (PCN)
SREVV
- 986199 製品仕様変更通知 (PCN)
SREVU
- 986198 製品仕様変更通知 (PCN)
SRFWU
- 999GJL 製品仕様変更通知 (PCN)
SREW5
- 986228 製品仕様変更通知 (PCN)
SRFWT
- 999GJA 製品仕様変更通知 (PCN)
SREW4
- 986208 製品仕様変更通知 (PCN)
SREYV
- 986373 製品仕様変更通知 (PCN)
SREW3
- 986207 製品仕様変更通知 (PCN)
SREYU
- 986372 製品仕様変更通知 (PCN)
SREW2
- 986206 製品仕様変更通知 (PCN)
SREW1
- 986205 製品仕様変更通知 (PCN)
SREVZ
- 986203 製品仕様変更通知 (PCN)
SREVY
- 986202 製品仕様変更通知 (PCN)
SREVX
- 986201 製品仕様変更通知 (PCN)
ドライバーおよびソフトウェア
詳細
タイプ
詳細情報
OS
バージョン
日付
すべて
詳細を見る
ダウンロード
結果が見つかりません。検索条件:
Y
/apps/intel/arksuite/template/arkProductPageTemplate
最新ドライバーとソフトウェア
発売日
製品が初めて導入された日。
リソグラフィー
リソグラフィーとは、集積回路の製造に使われる半導体技術のことです。プロセスの微細度を表す単位はナノメートル (nm) です。この値から、半導体に組込まれている機能サイズが分かります。
ロジックエレメント (LE)
ロジックエレメント (LE) は、インテル® FPGA アーキテクチャにおけるロジックの最小単位です。コンパクトな LE は、効率的なロジックの使用と高度な機能を提供します。
アダプティブ・ロジック・モジュール (ALM)
アダプティブ・ロジック・モジュール(ALM)は サポートされるインテルFPGAデバイスのロジック・ビルディング・ブロックで パフォーマンスと利用率の両方を最大化するように設計されています各ALMは いくつかの異なる動作モードを持ち 様々な異なる組み合わせやシーケンシャルな論理関数を実装することがでます
アダプティブ・ロジック・モジュール (ALM) レジスター
ALMレジスターは ALM内部に含まれるレジスター・ビット(フリップフロップ)で シーケンシャル・ロジックを実現するために使用されます
ファブリックおよび I/O 位相ロックループ (PLL)
ファブリックおよび IO PLL は インテル® FPGA ファブリックのクロック・ネットワークと デバイスの IO セルに関連するクロック・ネットワークの設計と実装を簡素化するために使用されます
最大エンベデッド・メモリー
インテル® FPGA デバイスのプログラマブル・ファブリックにあるすべてのエンベデッド・メモリー・ブロックの合計容量です
デジタル信号処理 (DSP) ブロック
デジタル信号プロセシング (DSP) ブロックは サポートされるインテル® FPGA デバイスの数学的ビルディング・ブロックで さまざまなデジタル信号プロセシング機能を実装するためのハイパフォーマンス乗算器とアキュムレータを含んでいます
デジタル信号処理 (DSP) フォーマット
インテル® FPGA デバイス・ファミリーによって、DSP ブロックはハード・フローティング・ポイント、ハード固定ポイント、乗算および累積、乗算のみなどの異なる形式をサポートします
ハード・メモリー・コントローラー
ハード・メモリー・コントローラーは インテルFPGAに接続されたハイパフォーマンス外部メモリー・システムを実現するために使用されますハード・メモリー・コントローラーは、同等のソフト・メモリー・コントローラーと比較して 消費電力とFPGAリソースを節約し より高いフリークエンシーでの動作をサポートします
外部メモリー・インターフェイス (EMIF)
インテル® FPGA デバイスがサポートする外部メモリー・インターフェイス・プロトコルです
最大ユーザーI/O数†
インテル® FPGA デバイスの汎用 I/O ピンの最大ナンバー (利用可能な最大パッケージの場合) です
†パッケージにより 実際のカウントはこれより少なくなる場合があります
I/O 標準サポート
インテル® FPGA デバイスがサポートする汎用 I/O インターフェイス規格です
最大 LVDS ペア
インテル® FPGA デバイスにコンフィギュレーション可能な LVDS ペアの最大ナンバーで 利用可能な最大パッケージの場合パッケージタイプ別の実際のRXおよびTX LVDSペア数については デバイスのドキュメントを参照してください
最大 ノンリターン・ツー・ゼロ (NRZ) トランシーバー†
インテル® FPGA デバイスに搭載される NRZ トランシーバーの最大ナンバー (利用可能な最大パッケージの場合)
†パッケージにより 実際のカウントはこれより少なくなる場合があります
最大 ノンリターン・ツー・ゼロ (NRZ) データ・レート†
NRZトランシーバーがサポートする最大NRZデータレート
†実際のデータレートは トランシーバーのスピード・グレードによって低くなる可能性があります
最大パルス振幅変調 (PAM4) トランシーバー†
インテル® FPGA デバイスに搭載される PAM4トランシーバーの最大ナンバー (利用可能な最大パッケージの場合)
†パッケージにより 実際のカウントはこれより少なくなる場合があります
最大パルス振幅変調 (PAM4) データレート†
PAM4トランシーバーがサポートする最大PAM4データレート
†実際のデータレートは トランシーバーのスピード・グレードによって低くなる可能性があります
トランシーバー・プロトコル・ハード IP
高速シリアル・トランシーバをサポートするために インテルFPGAデバイスで利用可能なハード知的財産トランシーバ・プロトコルのハードIPは 同等のソフトIPと比較して消費電力とFPGAリソースを節約し シリアル・プロトコルの実装を簡素化することができます
ハイパーレジスター
ハイパーレジスターは 一部のインテル® FPGA デバイス・ファミリーのインターコネクトにある追加レジスタ ビット (フリップフロップ) で、インターコネクトのタイミング調整とパイプライン化により FPGA ファブリックのクロック・フリークエンシーの高速化を可能にするものです
FPGA ビットストリーム・セキュリティー
インテル® FPGA デバイスファミリーによって、顧客のビットストリームのコピーを防止したり、動作中のデバイスへの不正操作を検出したりするさまざまなセキュリティー機能を使用することが可能です。
パッケージオプション
インテルFPGAデバイスは お客様のシステム要件に合わせて 異なるパッケージサイズ 異なるIOおよびトランシーバー数で提供されています
提供されているすべての情報は予告なしに変更されることがあります。インテル製品は随時、製造ライフサイクル、仕様、および製品の説明が予告なく変更される場合があります。ここに記載された情報は「現状」のまま提供されるものであり、インテルは情報の正確性、または製品の機能、利用可能性、機能性、記載された製品の互換性についていかなる表明も保証もいたしません。特定の製品やシステムの詳細については、各システムベンダーにお問い合わせください。
インテルの分類は一般的、教育的、計画的な目的のためだけであり、輸出管理分類番号 (ECCN) と統一関税品目 (HTS) 番号で構成されています。インテルの分類の取り扱いについては、インテルによらず、適切な ECCN または HTS について表明または保証を行うことを意味するものではありません。輸入業者または輸出業者は、取引の正確な分類を決定する責任を負うものとします。
製品の特性や機能の公式の定義については、データシートを参照してください。
‡ この機能は、コンピューティング・システムによっては利用できないことがあります。ご利用のシステムにこの機能が搭載されているかどうか、あるいは機能の互換性に関してシステム仕様 (マザーボード、プロセッサー、チップセット、電源、HDD、グラフィックス・コントローラー、メモリー、BIOS、ドライバー、仮想マシンモニター - VMM、プラットフォーム・ソフトウェア、およびオペレーティング・システム) を参照するには、システムベンダーにご確認ください。機能、パフォーマンス、この機能のその他の利点は、システム構成により異なります。
「発表済み」 SKUs はまだ使用できません。販売開始については、発売日を参照ください。