FPGA Cyclone® IV EP4CGX50

Specifiche

Specifiche di I/O

Specifiche del package

Informazioni supplementari

Ordinazione e conformità

Informazioni su ordinazione e specifiche

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C6N

  • MM# 967189
  • Codice specifica SR60Q
  • Codice ordinazione EP4CGX50CF23C6N
  • Stepping A1
  • MDDS Content IDs 702315744110

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C6

  • MM# 967338
  • Codice specifica SR652
  • Codice ordinazione EP4CGX50DF27C6
  • Stepping A1

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C7

  • MM# 967555
  • Codice specifica SR6BD
  • Codice ordinazione EP4CGX50CF23C7
  • Stepping A1
  • MDDS Content IDs 695441

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C8N

  • MM# 967556
  • Codice specifica SR6BE
  • Codice ordinazione EP4CGX50CF23C8N
  • Stepping A1
  • MDDS Content IDs 695568745622

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23I7

  • MM# 967558
  • Codice specifica SR6BG
  • Codice ordinazione EP4CGX50CF23I7
  • Stepping A1
  • MDDS Content IDs 702587

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C6N

  • MM# 967560
  • Codice specifica SR6BJ
  • Codice ordinazione EP4CGX50DF27C6N
  • Stepping A1
  • MDDS Content IDs 695632744329

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C8

  • MM# 971184
  • Codice specifica SR9DT
  • Codice ordinazione EP4CGX50DF27C8
  • Stepping A1

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C8N

  • MM# 971185
  • Codice specifica SR9DU
  • Codice ordinazione EP4CGX50DF27C8N
  • Stepping A1
  • MDDS Content IDs 700855746008

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C7N

  • MM# 971932
  • Codice specifica SRAHV
  • Codice ordinazione EP4CGX50DF27C7N
  • Stepping A1
  • MDDS Content IDs 699507744503

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27I7N

  • MM# 971933
  • Codice specifica SRAHW
  • Codice ordinazione EP4CGX50DF27I7N
  • Stepping A1
  • MDDS Content IDs 696679746014

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C7N

  • MM# 972690
  • Codice specifica SRASH
  • Codice ordinazione EP4CGX50CF23C7N
  • Stepping A1
  • MDDS Content IDs 702551744168

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C7

  • MM# 972691
  • Codice specifica SRASJ
  • Codice ordinazione EP4CGX50DF27C7
  • Stepping A1

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C6

  • MM# 973221
  • Codice specifica SRB5X
  • Codice ordinazione EP4CGX50CF23C6
  • Stepping A1
  • MDDS Content IDs 696046

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C8

  • MM# 974445
  • Codice specifica SRCHA
  • Codice ordinazione EP4CGX50CF23C8
  • Stepping A1
  • MDDS Content IDs 697750

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23I7N

  • MM# 974446
  • Codice specifica SRCHB
  • Codice ordinazione EP4CGX50CF23I7N
  • Stepping A1
  • MDDS Content IDs 697631746335

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27I7

  • MM# 974447
  • Codice specifica SRCHC
  • Codice ordinazione EP4CGX50DF27I7
  • Stepping A1

Informazioni sulla conformità commerciale

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

Informazioni PCN

SRASH

SR652

SRAHW

SRAHV

SR6BJ

SRCHC

SRCHB

SRCHA

SR6BG

SR6BE

SR6BD

SRASJ

SR60Q

SRB5X

SR9DU

SR9DT

Driver e software

Driver e software più recenti

Download disponibili:
Tutto

Nome

Data di lancio

La data di introduzione del prodotto sul mercato.

Litografia

La litografia fa riferimento alla tecnologia per i semiconduttori impiegata per la produzione di circuiti integrati, riportata in nanometri (nm), che indica le dimensioni delle funzioni integrate nel semiconduttore.

Elementi logici (LE, Logic Element)

Gli elementi logici sono le unità logiche più piccole nell'architettura Intel® FPGA. Gli elementi logici sono compatti e forniscono funzionalità avanzate con un utilizzo efficiente della logica.

Phase-Locked Loop (PLL) fabric e I/O

I PLL di tipo Fabric e IO sono utilizzati per semplificare la progettazione e l'implementazione delle reti di clock nel tessuto FPGA Intel® e delle reti di clock associate alle cellule IO nel dispositivo.

Memoria massima integrata

La capacità totale di tutti i blocchi di memoria integrati nel tessuto programmabile del dispositivo FPGA Intel®.

Blocchi DSP (Digital Signal Processing)

Il blocco di elaborazione del segnale digitale (DSP) è l'elemento matematico costitutivo nei dispositivi FPGA Intel® supportati e contiene moltiplicatori e accumulatori ad alte prestazioni per l'implementazione di una grande varietà di funzioni di elaborazione del segnale digitale.

Formato DSP (Digital Signal Processing)

A seconda della famiglia di dispositivi FPGA Intel®, il blocco DSP supporta formati differenti (per esempio, virgola mobile rigida, virgola fissa, moltiplicazione-accumulo o solo accumulo).

Hard Memory Controller (HMC)

I controller di memoria rigida vengono utilizzati per abilitare sistemi di memoria di tipo esterno ad alte prestazioni collegati all'FPGA Intel®. Se paragonato al controller di memoria soft equivalente, il controller di memoria rigido riduce la potenza e le risorse FPGA e supporta il funzionamento a frequenze più elevate.

Interfacce di memoria esterne (EMIF)

I protocolli di interfaccia di memoria esterna supportati dal dispositivo FPGA Intel®.

Num. massimo di I/O utente

Il numero massimo di pin I/O general-purpose nel dispositivo FPGA Intel® (nel più grande pacchetto disponibile).
† Il numero reale potrebbe essere inferiore, a seconda del pacchetto.

Supporto per gli standard I/O

Gli standard di interfaccia I/O general-purpose supportati dal dispositivo FPGA Intel®.

Numero massimo di coppie LVDS

Il numero massimo di coppie LVDS che possono essere configurate nel dispositivo FPGA Intel® (nel più grande pacchetto disponibile). Per il numero di coppie LVDS RX e TX in base al tipo di pacchetto, occorre fare riferimento alla documentazione del dispositivo.

Num. massimo di ricetrasmettitori Non-Return to Zero (NRZ)

Il numero massimo di ricetrasmettitori NRZ nel dispositivo FPGA Intel® (nel più grande pacchetto disponibile).
† Il numero reale potrebbe essere inferiore, a seconda del pacchetto.

Velocità massima di trasferimento dati Non-Return to Zero (NRZ)

La frequenza di dati NRZ massima supportata dai ricetrasmettitori NRZ.
† La frequenza di dati reale potrebbe essere inferiore, a seconda del livello di velocità del ricetrasmettitore.

Hard IP protocollo ricetrasmettitore

Proprietà intellettuale (hard IP) disponibile nel dispositivo FPGA Intel® per supportare i ricetrasmettitori seriali ad alta velocità. Rispetto all'IP soft equivalente, l'IP rigido del protocollo di ricetrasmettitore consente di risparmiare potenza e risorse FPGA e semplifica l'implementazione del protocollo seriale.

Sicurezza del bitstream FPGA

In base alla famiglia di dispositivi FPGA Intel®, sono disponibili diverse funzionalità di sicurezza per prevenire la copia del bitstream dei clienti e rilevare i tentativi di manomissione del dispositivo durante il funzionamento.

Convertitore analogico-digitale

Il convertitore analogico-digitale è una risorsa di conversione dei dati disponibile in alcune famiglie di dispositivi FPGA Intel.

Opzioni package

I dispositivi FPGA Intel® presentano diverse dimensioni di pacchetti, con quantità di IO e ricetrasmettitori differenti, per soddisfare i requisiti di sistema dei clienti.