Cyclone® V 5CSXC6 FPGA

Specifiche

Specifiche di I/O

Specifiche del package

Informazioni supplementari

Ordinazione e conformità

Informazioni su ordinazione e specifiche

Cyclone® V 5CSXC6 FPGA 5CSXFC6D6F31C8N

  • MM# 965731
  • Codice specifica SR4SY
  • Codice ordinazione 5CSXFC6D6F31C8N
  • Stepping A1
  • ECCN 3A991

Cyclone® V 5CSXC6 FPGA 5CSXFC6D6F31I7

  • MM# 965732
  • Codice specifica SR4SZ
  • Codice ordinazione 5CSXFC6D6F31I7
  • Stepping A1
  • ECCN 3A991

Cyclone® V 5CSXC6 FPGA 5CSXFC6C6U23C6N

  • MM# 966139
  • Codice specifica SR54V
  • Codice ordinazione 5CSXFC6C6U23C6N
  • Stepping A1
  • ECCN EAR99

Cyclone® V 5CSXC6 FPGA 5CSXFC6C6U23C8N

  • MM# 968395
  • Codice specifica SR715
  • Codice ordinazione 5CSXFC6C6U23C8N
  • Stepping A1
  • ECCN EAR99

Cyclone® V 5CSXC6 FPGA 5CSXFC6C6U23A7N

  • MM# 969558
  • Codice specifica SR808
  • Codice ordinazione 5CSXFC6C6U23A7N
  • Stepping A1
  • ECCN EAR99

Cyclone® V 5CSXC6 FPGA 5CSXFC6D6F31I7N

  • MM# 969559
  • Codice specifica SR809
  • Codice ordinazione 5CSXFC6D6F31I7N
  • Stepping A1
  • ECCN 3A991

Cyclone® V 5CSXC6 FPGA 5CSXFC6C6U23I7N

  • MM# 970642
  • Codice specifica SR8VP
  • Codice ordinazione 5CSXFC6C6U23I7N
  • Stepping A1
  • ECCN EAR99

Cyclone® V 5CSXC6 FPGA 5CSXFC6D6F31A7N

  • MM# 970644
  • Codice specifica SR8VR
  • Codice ordinazione 5CSXFC6D6F31A7N
  • Stepping A1
  • ECCN 3A991

Cyclone® V 5CSXC6 FPGA 5CSXFC6D6F31C6N

  • MM# 970645
  • Codice specifica SR8VS
  • Codice ordinazione 5CSXFC6D6F31C6N
  • Stepping A1
  • ECCN 3A991

Cyclone® V 5CSXC6 FPGA 5CSXFC6D6F31C7N

  • MM# 970646
  • Codice specifica SR8VT
  • Codice ordinazione 5CSXFC6D6F31C7N
  • Stepping A1
  • ECCN 3A991

Cyclone® V 5CSXC6 FPGA 5CSXFC6C6U23C7N

  • MM# 973786
  • Codice specifica SRBNF
  • Codice ordinazione 5CSXFC6C6U23C7N
  • Stepping A1
  • ECCN EAR99

Informazioni sulla conformità commerciale

  • ECCN Varia in base al prodotto
  • CCATS NA
  • US HTS 8542390001

INFORMAZIONI SU PCN/MDDS

SR8VT

SR8VS

SR8VR

SR8VP

SR809

SR808

SR4SZ

SR715

SR4SY

SRBNF

SR54V

Driver e software

Driver e software più recenti

Download disponibili:
Tutto

Nome

Data di lancio

La data di introduzione del prodotto sul mercato.

Litografia

La litografia fa riferimento alla tecnologia per i semiconduttori impiegata per la produzione di circuiti integrati, riportata in nanometri (nm), che indica le dimensioni delle funzioni integrate nel semiconduttore.

Elementi logici (LE, Logic Element)

Gli elementi logici sono le unità logiche più piccole nell'architettura Intel® FPGA. Gli elementi logici sono compatti e forniscono funzionalità avanzate con un utilizzo efficiente della logica.

Moduli di logici adattiva (ALM, Adaptive Logic Module)

Il modulo logico adattivo (ALM) è l'elemento logico costitutivo nei dispositivi FPGA Intel® supportati ed è progettato per massimizzare sia le prestazioni che l'utilizzo. Ogni ALM ha diverse modalità di funzionamento e può implementare una varietà di funzioni logiche combinate e sequenziali.

Registri del modulo di logica adattiva (ALM, Adaptive Logic Module)

I registri ALM corrispondono ai bit di registro (flip-flop) che sono contenuti all'interno degli ALM e utilizzati per implementare la logica sequenziale.

Phase-Locked Loop (PLL) fabric e I/O

I PLL di tipo Fabric e IO sono utilizzati per semplificare la progettazione e l'implementazione delle reti di clock nel tessuto FPGA Intel® e delle reti di clock associate alle cellule IO nel dispositivo.

Memoria massima integrata

La capacità totale di tutti i blocchi di memoria integrati nel tessuto programmabile del dispositivo FPGA Intel®.

Blocchi DSP (Digital Signal Processing)

Il blocco di elaborazione del segnale digitale (DSP) è l'elemento matematico costitutivo nei dispositivi FPGA Intel® supportati e contiene moltiplicatori e accumulatori ad alte prestazioni per l'implementazione di una grande varietà di funzioni di elaborazione del segnale digitale.

Formato DSP (Digital Signal Processing)

A seconda della famiglia di dispositivi FPGA Intel®, il blocco DSP supporta formati differenti (per esempio, virgola mobile rigida, virgola fissa, moltiplicazione-accumulo o solo accumulo).

Hard Processor System (HPS)

Il sistema a processore rigido (HPS) è un sistema CPU rigido completo contenuto nel tessuto FPGA Intel®.

Hard Memory Controller (HMC)

I controller di memoria rigida vengono utilizzati per abilitare sistemi di memoria di tipo esterno ad alte prestazioni collegati all'FPGA Intel®. Se paragonato al controller di memoria soft equivalente, il controller di memoria rigido riduce la potenza e le risorse FPGA e supporta il funzionamento a frequenze più elevate.

Interfacce di memoria esterne (EMIF)

I protocolli di interfaccia di memoria esterna supportati dal dispositivo FPGA Intel®.

Num. massimo di I/O utente

Il numero massimo di pin I/O general-purpose nel dispositivo FPGA Intel® (nel più grande pacchetto disponibile).
† Il numero reale potrebbe essere inferiore, a seconda del pacchetto.

Supporto per gli standard I/O

Gli standard di interfaccia I/O general-purpose supportati dal dispositivo FPGA Intel®.

Numero massimo di coppie LVDS

Il numero massimo di coppie LVDS che possono essere configurate nel dispositivo FPGA Intel® (nel più grande pacchetto disponibile). Per il numero di coppie LVDS RX e TX in base al tipo di pacchetto, occorre fare riferimento alla documentazione del dispositivo.

Num. massimo di ricetrasmettitori Non-Return to Zero (NRZ)

Il numero massimo di ricetrasmettitori NRZ nel dispositivo FPGA Intel® (nel più grande pacchetto disponibile).
† Il numero reale potrebbe essere inferiore, a seconda del pacchetto.

Velocità massima di trasferimento dati Non-Return to Zero (NRZ)

La frequenza di dati NRZ massima supportata dai ricetrasmettitori NRZ.
† La frequenza di dati reale potrebbe essere inferiore, a seconda del livello di velocità del ricetrasmettitore.

Hard IP protocollo ricetrasmettitore

Proprietà intellettuale (hard IP) disponibile nel dispositivo FPGA Intel® per supportare i ricetrasmettitori seriali ad alta velocità. Rispetto all'IP soft equivalente, l'IP rigido del protocollo di ricetrasmettitore consente di risparmiare potenza e risorse FPGA e semplifica l'implementazione del protocollo seriale.

Sicurezza del bitstream FPGA

In base alla famiglia di dispositivi FPGA Intel®, sono disponibili diverse funzionalità di sicurezza per prevenire la copia del bitstream dei clienti e rilevare i tentativi di manomissione del dispositivo durante il funzionamento.

Convertitore analogico-digitale

Il convertitore analogico-digitale è una risorsa di conversione dei dati disponibile in alcune famiglie di dispositivi FPGA Intel.

Opzioni package

I dispositivi FPGA Intel® presentano diverse dimensioni di pacchetti, con quantità di IO e ricetrasmettitori differenti, per soddisfare i requisiti di sistema dei clienti.