CPLD MAX® V 5M40Z
Specifiche
Confronta i prodotti Intel®
Di base
-
Raccolta di prodotti
CPLD MAX® V
-
Stato
Launched
-
Data di lancio
2010
-
Litografia
180 nm
Risorse
Caratteristiche
-
Oscillatore interno
Sì
-
Reset di accensione veloce (POR)
Sì
-
JTAG boundary-scan
Sì
-
ISP JTAG
Sì
-
Registri di input rapido
Sì
-
Power-up di registro programmabile
Sì
-
Traslatore JTAG
Sì
-
ISP in tempo reale
Sì
-
I/O MultiVolt†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
-
Power bank I/O
2
-
L'output massimo consente
54
-
LVTTL/LVCMOS
Sì
-
Output LVDS emulati
Sì
-
Trigger di Schmitt
Sì
-
Slew rate programmabile
Sì
-
Resistori di pull-up programmabili
Sì
-
Pin GND programmabili
Sì
-
Output open-drain
Sì
-
Bus-hold
Sì
Specifiche del package
-
Opzioni package
M64, E64
-
Dimensione package
4.5mm x 4.5mm, 9mm x 9mm
Informazioni supplementari
-
URL informazioni aggiuntive
Product Table (Family Comparison)
Datasheet
All FPGA Documentation
Driver e software
Descrizione
Tipo
Più contenuti
Sistema operativo
Versione
Data
Tutto
Visualizzate i dettagli
Download
Nessun risultato trovato per
Y
/apps/intel/arksuite/template/arkProductPageTemplate
Driver e software più recenti
Data di lancio
La data di introduzione del prodotto sul mercato.
Litografia
La litografia fa riferimento alla tecnologia per i semiconduttori impiegata per la produzione di circuiti integrati, riportata in nanometri (nm), che indica le dimensioni delle funzioni integrate nel semiconduttore.
Elementi logici (LE, Logic Element)
Gli elementi logici sono le unità logiche più piccole nell'architettura Intel® FPGA. Gli elementi logici sono compatti e forniscono funzionalità avanzate con un utilizzo efficiente della logica.
Macrocelle equivalenti
Il rapporto di macrocella equivalente tipico è approssimativamente 1,3 LE per macrocella, in base a dati empirici.
Ritardo pin-to-pin
Il ritardo pin-to-pin è il tempo che il segnale richiede per propagarsi attraverso la logica combinazionale da un pin di input e per apparire in corrispondenza di un pin di output esterno.
Memoria flash utente
La memoria flash utente (UFM) fornisce accesso ai blocchi di memoria flash seriale all'interno di questo tipo di dispositivi.
Logica convertibile in memoria
Le LE non utilizzate possono essere convertite in memoria. Il numero totale di bit RAM LE disponibili dipende dalla modalità di memoria e dalle configurazioni di profondità e larghezza della memoria istanziata.
Oscillatore interno
L'oscillatore interno viene utilizzato per soddisfare i requisiti di clocking di molti design e consente di eliminare i circuiti di clock.
Reset di accensione veloce (POR)
Il reset veloce allo stato iniziale e noto dopo che l'alimentazione è stata rilevata.
JTAG boundary-scan
Test che isola i circuiti interni di un dispositivo rispetto ai circuiti I/O.
ISP JTAG
Programmabilità in-system tramite interfaccia JTAG.
Registri di input rapido
I registri di input nelle celle I/O con una connessione veloce e diretta dai pin I/O.
Power-up di registro programmabile
Consente agli output registrati di aumentare le prestazioni per una durata specifica al power-up tramite software Quartus II.
Traslatore JTAG
Consente l'accesso al TAP JTAG e ai segnali di stato quando l'istruzione USER0 o USER1 viene emessa al TAP JTAG.
ISP in tempo reale
Può programmare il dispositivo supportato mentre il dispositivo è ancora in attività.
I/O MultiVolt†
Consente ai dispositivi in tutti i pacchetti di interfacciarsi con sistemi con diverse tensioni di alimentazione. †Per una tolleranza di 5,0 V deve essere utilizzato un resistore esterno.
Power bank I/O
Un gruppo di pin I/O raggruppati al fine di specificare gli standard I/O. l'alimentazione durante il funzionamento del dispositivo.
L'output massimo consente
Il numero massimo di input di controllo che permettono o impediscono l'output dei dati dal dispositivo.
LVTTL/LVCMOS
Logica TTL a bassa tensione/LVCMOS
Output LVDS emulati
Output di segnalazione differenziale a bassa tensione
Trigger di Schmitt
Consente ai buffer di rispondere a tassi di edge di input lenti con una frequenza di edge di output veloce.
Slew rate programmabile
Controllo dello slew rate di output che può essere configurato per prestazioni a basso rumore o ad alta velocità.
Resistori di pull-up programmabili
Ciascun pin I/O sul dispositivo presenta un resistore di pull-up programmabile opzionale in modalità utente. Se la funzionalità viene abilitata per un pin I/O, il resistore di pull-up mantiene l'output al livello VCCIO del banco di pin di output.
Pin GND programmabili
Ciascun pin I/O non utilizzato sul dispositivo può essere utilizzato come pin di ground aggiuntivo.
Output open-drain
I dispositivi offrono un output open-drain (equivalente al collettore aperto) per ogni pin I/O. Tale output open-drain consente al dispositivo di fornire segnali di controllo a livello di sistema che possono essere sostenuti da uno qualsiasi dei dispositivi.
Bus-hold
Ciascun pin I/O sul dispositivo offre una funzionalità opzionale di bus-hold Il circuito bus-hold può trattenere il segnale su un pin I/O al suo ultimo stato di pilotaggio.
Opzioni package
I dispositivi FPGA Intel® presentano diverse dimensioni di pacchetti, con quantità di IO e ricetrasmettitori differenti, per soddisfare i requisiti di sistema dei clienti.
Fornisci il tuo feedback
Tutte le informazioni fornite sono soggette a modifica, in qualsiasi momento e senza preavviso. Intel può apportare modifiche al ciclo di vita produttivo, alle specifiche e alle descrizioni dei prodotti in qualsiasi momento e senza preavviso. Le informazioni vengono fornite "così come sono" e Intel non rilascia alcuna dichiarazione in merito né garantisce in alcun modo l'accuratezza dei dati né le caratteristiche, la disponibilità, la funzionalità o la compatibilità dei prodotti elencati. Per ulteriori informazioni su prodotti o sistemi specifici, contattare il relativo fornitore.
Le classificazioni Intel sono esclusivamente a scopo generale, educativo e di pianificazione e consistono nei numeri ECCN (Export Control Classification Number, numero di classificazione per il controllo delle esportazioni) e nei numeri HTS (Harmonized Tariff Schedule, tariffa doganale armonizzata). Qualsiasi utilizzo delle classificazioni Intel viene fatto senza ricorrere a Intel e non sarà interpretato come una rappresentazione o garanzia per l'ECCN o HTS appropriato. La tua azienda, in qualità di importatore e/o esportatore, è responsabile della determinazione della corretta classificazione della transazione.
Fare riferimento al datasheet per le definizioni ufficiali delle funzioni e delle proprietà del prodotto.
‡ Questa funzione potrebbe non essere disponibile su tutti i sistemi. Per verificare la compatibilità del sistema in uso, contatta il fornitore del sistema oppure consulta le specifiche del sistema (scheda madre, processore, chipset, alimentatore, HDD, controller grafico, memoria, BIOS, driver, virtual machine monitor, piattaforma software e/o sistema operativo). Funzionalità, prestazioni e altri vantaggi di questa funzione possono variare in base alla configurazione del sistema.
Le SKU “annunciate” non sono ancora disponibili. Per informazioni sulla disponibilità sul mercato, fare riferimento alla data di lancio.