CPLD MAX® II EPM240

Specifiche

Specifiche del package

  • Opzioni package M100, F100, T100
  • Dimensione package 6mm x 6mm, 11mm x 11mm, 16mm x 16mm

Informazioni supplementari

Ordinazione e conformità

Informazioni su ordinazione e specifiche

MAX® II EPM240 CPLD EPM240GT100C3

  • MM# 967521
  • Codice specifica SR6AD
  • Codice ordinazione EPM240GT100C3
  • Stepping A1
  • MDDS Content IDs 700578

MAX® II EPM240 CPLD EPM240T100C4

  • MM# 967523
  • Codice specifica SR6AF
  • Codice ordinazione EPM240T100C4
  • Stepping A1
  • MDDS Content IDs 697264

MAX® II EPM240 CPLD EPM240GM100I5N

  • MM# 968064
  • Codice specifica SR6RQ
  • Codice ordinazione EPM240GM100I5N
  • Stepping A1
  • MDDS Content IDs 695044

MAX® II EPM240 CPLD EPM240T100I5

  • MM# 970381
  • Codice specifica SR8NM
  • Codice ordinazione EPM240T100I5
  • Stepping A1
  • MDDS Content IDs 698037

MAX® II EPM240 CPLD EPM240GT100I5

  • MM# 971383
  • Codice specifica SR9KN
  • Codice ordinazione EPM240GT100I5
  • Stepping A1
  • MDDS Content IDs 697431

MAX® II EPM240 CPLD EPM240T100C5N

  • MM# 971385
  • Codice specifica SR9KQ
  • Codice ordinazione EPM240T100C5N
  • Stepping A1
  • MDDS Content IDs 700864

MAX® II EPM240 CPLD EPM240T100I5N

  • MM# 971386
  • Codice specifica SR9KR
  • Codice ordinazione EPM240T100I5N
  • Stepping A1
  • MDDS Content IDs 692926

MAX® II EPM240 CPLD EPM240GF100I5N

  • MM# 972154
  • Codice specifica SR9TE
  • Codice ordinazione EPM240GF100I5N
  • Stepping A1
  • MDDS Content IDs 698023

MAX® II EPM240 CPLD EPM240M100C5N

  • MM# 972156
  • Codice specifica SR9TG
  • Codice ordinazione EPM240M100C5N
  • Stepping A1
  • MDDS Content IDs 697913

MAX® II EPM240 CPLD EPM240F100C5N

  • MM# 972848
  • Codice specifica SRAX1
  • Codice ordinazione EPM240F100C5N
  • Stepping A1
  • MDDS Content IDs 701168

MAX® II EPM240 CPLD EPM240M100I5N

  • MM# 972851
  • Codice specifica SRAX4
  • Codice ordinazione EPM240M100I5N
  • Stepping A1
  • MDDS Content IDs 697496

MAX® II EPM240 CPLD EPM240GT100C5N

  • MM# 973377
  • Codice specifica SRBAH
  • Codice ordinazione EPM240GT100C5N
  • Stepping A1
  • MDDS Content IDs 694224

MAX® II EPM240 CPLD EPM240GM100C5N

  • MM# 974600
  • Codice specifica SRBZU
  • Codice ordinazione EPM240GM100C5N
  • Stepping A1
  • MDDS Content IDs 697051

MAX® II EPM240 CPLD EPM240T100C3N

  • MM# 974601
  • Codice specifica SRBZV
  • Codice ordinazione EPM240T100C3N
  • Stepping A1
  • MDDS Content IDs 698332

Informazioni sulla conformità commerciale

  • ECCN EAR99
  • CCATS NA
  • US HTS 8542390001

Informazioni PCN

SR6RQ

SRBZV

SRAX4

SRBZU

SR9KN

SR6AF

SRAX1

SR6AD

SR8NM

SR9KR

SR9KQ

SR9TG

SR9TE

SRBAH

Driver e software

Driver e software più recenti

Download disponibili:
Tutto

Nome

Supporto

Data di lancio

La data di introduzione del prodotto sul mercato.

Litografia

La litografia fa riferimento alla tecnologia per i semiconduttori impiegata per la produzione di circuiti integrati, riportata in nanometri (nm), che indica le dimensioni delle funzioni integrate nel semiconduttore.

Macrocelle equivalenti

Il rapporto di macrocella equivalente tipico è approssimativamente 1,3 LE per macrocella, in base a dati empirici.

Ritardo pin-to-pin

Il ritardo pin-to-pin è il tempo che il segnale richiede per propagarsi attraverso la logica combinazionale da un pin di input e per apparire in corrispondenza di un pin di output esterno.

Memoria flash utente

La memoria flash utente (UFM) fornisce accesso ai blocchi di memoria flash seriale all'interno di questo tipo di dispositivi.

JTAG boundary-scan

Test che isola i circuiti interni di un dispositivo rispetto ai circuiti I/O.

ISP JTAG

Programmabilità in-system tramite interfaccia JTAG.

Registri di input rapido

I registri di input nelle celle I/O con una connessione veloce e diretta dai pin I/O.

Power-up di registro programmabile

Consente agli output registrati di aumentare le prestazioni per una durata specifica al power-up tramite software Quartus II.

Traslatore JTAG

Consente l'accesso al TAP JTAG e ai segnali di stato quando l'istruzione USER0 o USER1 viene emessa al TAP JTAG.

ISP in tempo reale

Può programmare il dispositivo supportato mentre il dispositivo è ancora in attività.

I/O MultiVolt†

Consente ai dispositivi in tutti i pacchetti di interfacciarsi con sistemi con diverse tensioni di alimentazione. †Per una tolleranza di 5,0 V deve essere utilizzato un resistore esterno.

Power bank I/O

Un gruppo di pin I/O raggruppati al fine di specificare gli standard I/O. l'alimentazione durante il funzionamento del dispositivo.

L'output massimo consente

Il numero massimo di input di controllo che permettono o impediscono l'output dei dati dal dispositivo.

LVTTL/LVCMOS

Logica TTL a bassa tensione/LVCMOS

Trigger di Schmitt

Consente ai buffer di rispondere a tassi di edge di input lenti con una frequenza di edge di output veloce.

Slew rate programmabile

Controllo dello slew rate di output che può essere configurato per prestazioni a basso rumore o ad alta velocità.

Resistori di pull-up programmabili

Ciascun pin I/O sul dispositivo presenta un resistore di pull-up programmabile opzionale in modalità utente. Se la funzionalità viene abilitata per un pin I/O, il resistore di pull-up mantiene l'output al livello VCCIO del banco di pin di output.

Pin GND programmabili

Ciascun pin I/O non utilizzato sul dispositivo può essere utilizzato come pin di ground aggiuntivo.

Output open-drain

I dispositivi offrono un output open-drain (equivalente al collettore aperto) per ogni pin I/O. Tale output open-drain consente al dispositivo di fornire segnali di controllo a livello di sistema che possono essere sostenuti da uno qualsiasi dei dispositivi.

Bus-hold

Ciascun pin I/O sul dispositivo offre una funzionalità opzionale di bus-hold Il circuito bus-hold può trattenere il segnale su un pin I/O al suo ultimo stato di pilotaggio.

Opzioni package

I dispositivi FPGA Intel® presentano diverse dimensioni di pacchetti, con quantità di IO e ricetrasmettitori differenti, per soddisfare i requisiti di sistema dei clienti.