CPLD MAX® V 5M2210Z

Specifiche

Ordinazione e conformità

Informazioni su ordinazione e specifiche

MAX® V 5M2210Z CPLD 5M2210ZF256C4N

  • MM# 965739
  • Codice specifica SR4T6
  • Codice ordinazione 5M2210ZF256C4N
  • Stepping A1
  • MDDS Content IDs 695641

MAX® V 5M2210Z CPLD 5M2210ZF324I5N

  • MM# 965740
  • Codice specifica SR4T7
  • Codice ordinazione 5M2210ZF324I5N
  • Stepping A1
  • MDDS Content IDs 697410

MAX® V 5M2210Z CPLD 5M2210ZF256I5N

  • MM# 968261
  • Codice specifica SR6XE
  • Codice ordinazione 5M2210ZF256I5N
  • Stepping A1
  • MDDS Content IDs 695921

MAX® V 5M2210Z CPLD 5M2210ZF256C5N

  • MM# 968401
  • Codice specifica SR71D
  • Codice ordinazione 5M2210ZF256C5N
  • Stepping A1
  • MDDS Content IDs 700429

MAX® V 5M2210Z CPLD 5M2210ZF256I5

  • MM# 968404
  • Codice specifica SR71E
  • Codice ordinazione 5M2210ZF256I5
  • Stepping A1
  • MDDS Content IDs 692298

MAX® V 5M2210Z CPLD 5M2210ZF324C5N

  • MM# 969750
  • Codice specifica SR85W
  • Codice ordinazione 5M2210ZF324C5N
  • Stepping A1
  • MDDS Content IDs 691829

MAX® V 5M2210Z CPLD 5M2210ZF324C4N

  • MM# 970649
  • Codice specifica SR8VW
  • Codice ordinazione 5M2210ZF324C4N
  • Stepping A1
  • MDDS Content IDs 700774

MAX® V 5M2210Z CPLD 5M2210ZF324I5

  • MM# 973791
  • Codice specifica SRBNL
  • Codice ordinazione 5M2210ZF324I5
  • Stepping A1
  • MDDS Content IDs 692370

Informazioni sulla conformità commerciale

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

Informazioni PCN

SR4T6

SR6XE

SRBNL

SR71E

SR71D

SR85W

SR8VW

SR4T7

Driver e software

Driver e software più recenti

Download disponibili:
Tutto

Nome

Data di lancio

La data di introduzione del prodotto sul mercato.

Litografia

La litografia fa riferimento alla tecnologia per i semiconduttori impiegata per la produzione di circuiti integrati, riportata in nanometri (nm), che indica le dimensioni delle funzioni integrate nel semiconduttore.

Elementi logici (LE, Logic Element)

Gli elementi logici sono le unità logiche più piccole nell'architettura Intel® FPGA. Gli elementi logici sono compatti e forniscono funzionalità avanzate con un utilizzo efficiente della logica.

Macrocelle equivalenti

Il rapporto di macrocella equivalente tipico è approssimativamente 1,3 LE per macrocella, in base a dati empirici.

Ritardo pin-to-pin

Il ritardo pin-to-pin è il tempo che il segnale richiede per propagarsi attraverso la logica combinazionale da un pin di input e per apparire in corrispondenza di un pin di output esterno.

Memoria flash utente

La memoria flash utente (UFM) fornisce accesso ai blocchi di memoria flash seriale all'interno di questo tipo di dispositivi.

Logica convertibile in memoria

Le LE non utilizzate possono essere convertite in memoria. Il numero totale di bit RAM LE disponibili dipende dalla modalità di memoria e dalle configurazioni di profondità e larghezza della memoria istanziata.

Oscillatore interno

L'oscillatore interno viene utilizzato per soddisfare i requisiti di clocking di molti design e consente di eliminare i circuiti di clock.

Reset di accensione veloce (POR)

Il reset veloce allo stato iniziale e noto dopo che l'alimentazione è stata rilevata.

JTAG boundary-scan

Test che isola i circuiti interni di un dispositivo rispetto ai circuiti I/O.

ISP JTAG

Programmabilità in-system tramite interfaccia JTAG.

Registri di input rapido

I registri di input nelle celle I/O con una connessione veloce e diretta dai pin I/O.

Power-up di registro programmabile

Consente agli output registrati di aumentare le prestazioni per una durata specifica al power-up tramite software Quartus II.

Traslatore JTAG

Consente l'accesso al TAP JTAG e ai segnali di stato quando l'istruzione USER0 o USER1 viene emessa al TAP JTAG.

ISP in tempo reale

Può programmare il dispositivo supportato mentre il dispositivo è ancora in attività.

I/O MultiVolt†

Consente ai dispositivi in tutti i pacchetti di interfacciarsi con sistemi con diverse tensioni di alimentazione. †Per una tolleranza di 5,0 V deve essere utilizzato un resistore esterno.

Power bank I/O

Un gruppo di pin I/O raggruppati al fine di specificare gli standard I/O. l'alimentazione durante il funzionamento del dispositivo.

L'output massimo consente

Il numero massimo di input di controllo che permettono o impediscono l'output dei dati dal dispositivo.

LVTTL/LVCMOS

Logica TTL a bassa tensione/LVCMOS

Output LVDS emulati

Output di segnalazione differenziale a bassa tensione

32 bit, conformità PCI a 66 MHz

Nota: questo prodotto richiede un resistore esterno per una tolleranza di 5V.

Trigger di Schmitt

Consente ai buffer di rispondere a tassi di edge di input lenti con una frequenza di edge di output veloce.

Slew rate programmabile

Controllo dello slew rate di output che può essere configurato per prestazioni a basso rumore o ad alta velocità.

Resistori di pull-up programmabili

Ciascun pin I/O sul dispositivo presenta un resistore di pull-up programmabile opzionale in modalità utente. Se la funzionalità viene abilitata per un pin I/O, il resistore di pull-up mantiene l'output al livello VCCIO del banco di pin di output.

Pin GND programmabili

Ciascun pin I/O non utilizzato sul dispositivo può essere utilizzato come pin di ground aggiuntivo.

Output open-drain

I dispositivi offrono un output open-drain (equivalente al collettore aperto) per ogni pin I/O. Tale output open-drain consente al dispositivo di fornire segnali di controllo a livello di sistema che possono essere sostenuti da uno qualsiasi dei dispositivi.

Bus-hold

Ciascun pin I/O sul dispositivo offre una funzionalità opzionale di bus-hold Il circuito bus-hold può trattenere il segnale su un pin I/O al suo ultimo stato di pilotaggio.

Opzioni package

I dispositivi FPGA Intel® presentano diverse dimensioni di pacchetti, con quantità di IO e ricetrasmettitori differenti, per soddisfare i requisiti di sistema dei clienti.