Cyclone® V 5CSXC4 FPGA

Spesifikasi

Ekspor spesifikasi

Hal Penting

Spesifikasi I/O

Spesifikasi Paket

Informasi Tambahan

Pemesanan dan Kepatuhan

Informasi pemesanan dan spesifikasi

Cyclone® V 5CSXC4 FPGA 5CSXFC4C6U23A7N

  • MM# 965727
  • Kode SPEC SR4SU
  • Kode Pemesanan 5CSXFC4C6U23A7N
  • Stepping A1
  • ID Konten MDDS 695736

Cyclone® V 5CSXC4 FPGA 5CSXFC4C6U23C7N

  • MM# 968390
  • Kode SPEC SR712
  • Kode Pemesanan 5CSXFC4C6U23C7N
  • Stepping A1
  • ID Konten MDDS 698674

Cyclone® V 5CSXC4 FPGA 5CSXFC4C6U23I7N

  • MM# 969123
  • Kode SPEC SR7NG
  • Kode Pemesanan 5CSXFC4C6U23I7N
  • Stepping A1
  • ID Konten MDDS 693191744448

Cyclone® V 5CSXC4 FPGA 5CSXFC4C6U23C8N

  • MM# 969125
  • Kode SPEC SR7NF
  • Kode Pemesanan 5CSXFC4C6U23C8N
  • Stepping A1
  • ID Konten MDDS 699369

Cyclone® V 5CSXC4 FPGA 5CSXFC4C6U23C6N

  • MM# 973785
  • Kode SPEC SRBNE
  • Kode Pemesanan 5CSXFC4C6U23C6N
  • Stepping A1
  • ID Konten MDDS 693967746003

Cyclone® V 5CSXC4 FPGA 5CSXFC4C6U23I7LN

  • MM# 978998
  • Kode SPEC SRCZF
  • Kode Pemesanan 5CSXFC4C6U23I7LN
  • Stepping A1
  • ID Konten MDDS 692551

Informasi kepatuhan dagang

  • ECCN EAR99
  • CCATS NA
  • US HTS 8542390001

Informasi PCN

SR4SU

SR7NG

SR7NF

SRCZF

SRBNE

SR712

Driver dan Perangkat Lunak

Driver & Perangkat Lunak Terbaru

Unduhan Tersedia:
Semua

Nama

Tanggal Peluncuran

Tanggal pertama kali produk diperkenalkan.

Litografi

Litografi mengacu pada teknologi semikonduktor yang digunakan untuk memproduksi sirkuit terintegrasi, dan dilaporkan dalam nanometer (nm), menunjukkan ukuran fitur yang ditanam pada semikonduktor.

Elemen Logika (LE)

Elemen logika (LE) adalah unit logika terkecil dalam arsitektur Intel® FPGA. LE ringkas dan menghadirkan fitur tingkat lanjut dengan penggunaan logika yang efisien.

Modul Logika Adaptive (ALM)

Modul logika adaptive (ALM) adalah blok bangunan logika dalam perangkat Intel® FPGA yang didukung, dan dirancang untuk memaksimalkan performa serta utilisasi. Setiap ALM memiliki beberapa mode operasi yang berbeda, dan dapat menerapkan berbagai fungsi logika sekuensial dan kombinatorial yang berbeda.

Register Modul Logika Adaptif (ALM)

Register ALM adalah bit register (flip-flop) yang terkandung di dalam ALM dan digunakan untuk menerapkan logika sekuensial.

Fabric dan I/O Phase-Locked Loop (PLL)

Fabric dan IO PLL digunakan untuk menyederhanakan desain dan implementasi jaringan clock dalam fabric Intel® FPGA, serta jaringan clock yang terasosiasi dengan sel IO dalam perangkat.

Memori Tertanam Maksimal

Total kapasitas dari semua blok memori tertanam dalam fabric yang dapat diprogram dari perangkat Intel® FPGA.

Blok Pemrosesan Sinyal Digital (DSP)

Blok pemrosesan sinyal digital (DSP) adalah blok bangunan matematika dalam perangkat Intel® FPGA yang didukung dan mengandung pengganda serta akumulator performa tinggi untuk menerapkan berbagai fungsi pemrosesan sinyal digital.

Format Pemrosesan Sinyal Digital (DSP)

Tergantung pada rangkaian perangkat Intel® FPGA, blok DSP mendukung format berbeda seperti hard floating point, hard fixed point, menggandakan dan mengakumulasikan, serta hanya mengalikan.

Sistem Prosesor Keras (HPS)

Sistem prosesor keras (HPS) adalah sistem CPU keras yang lengap dan terkandung dalam fabric Intel® FPGA.

Kontroler Memori Keras

Kontroler memori keras digunakan untuk mendukung sistem memori eksternal performa tinggi yang terhubung ke Intel® FPGA. Kontroler memori keras menghemat daya dan sumber daya FPGA jika dibandingkan dengan kontroler memori lunak yang setara, serta mendukung operasi frekuensi yang lebih tinggi.

Antarmuka Memori Eksternal (EMIF)

Protokol antarmuka memori eksternal didukung oleh perangkat Intel® FPGA.

Jumlah I/O Pengguna Maksimal

Jumlah maksimum pin I/O bertujuan umum dalam perangkat Intel® FPGA, dalam paket terbesar yang tersedia.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.

Dukungan Standar I/O

Standar antarmuka I/O bertujuan umum didukung oleh perangkat Intel® FPGA.

Pasangan LVDS Maksimum

Jumlah maksimum pasangan LVDS yang dapat dikonfigurasi dalam perangkat Intel® FPGA, dalam paket terbesar yang tersedia. Lihat dokumentasi perangkat untuk jumlah pasangan RX dan TX LVDS berdasarkan jenis paket.

Transceiver Non-Return to Zero (NRZ) Maksimum

Jumlah transceiver NRZ maksimum dalam perangkat Intel® FPGA, di paket terbesar yang tersedia.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.

Tingkat Data Non-Return to Zero (NRZ) Maksimum

Tingkat data NRZ maksimum yang didukung oleh transceiver NRZ.
† Tingkat data sebenarnya dapat lebih rendah tergantung kelas kecepatan transceiver.

IP Keras Protokol Transceiver

Kekayaan intelektual keras tersedia di perangkat Intel® FPGA untuk mendukung transceiver serial berkecepatan tinggi. IP keras protokol transceiver menghemat daya dan sumber daya FPGA dibandingkan IP lunak yang setara, serta menyederhanakan implementasi protokol serial.

Keamanan Bitstream FPGA

Tergantung pada rangkaian perangkat Intel FPGA, berbagai fitur keamanan tersedia untuk mencegah penyalinan bitstream pelanggan, dan mendeteksi upaya untuk mengubah perangkat selama operasi.

Konverter Analog ke Digital

Konverter analog ke digital adalah sumber daya konverter data yang tersedia di beberapa rangkaian perangkat Intel FPGA.

Pilihan Paket

Perangkat Intel® FPGA tersedia dalam ukuran paket yang berbeda, dengan jumlah IO dan transceiver yang berbeda, untuk menyesuaikan kebutuhan sistem pelanggan.