Intel® Cyclone® 10 10CX105 FPGA

Spesifikasi

Ekspor spesifikasi

Hal Penting

Sumber Daya

Spesifikasi I/O

Teknologi Canggih

Spesifikasi Paket

Informasi Tambahan

Pemesanan dan Kepatuhan

Informasi pemesanan dan spesifikasi

Intel® Cyclone® 10 10CX105 FPGA 10CX105YF672E6G

  • MM# 965244
  • Kode SPEC SR4D1
  • Kode Pemesanan 10CX105YF672E6G
  • Stepping A1
  • ECCN 3A991
  • ID Konten MDDS 694852745265

Intel® Cyclone® 10 10CX105 FPGA 10CX105YF672I5G

  • MM# 965245
  • Kode SPEC SR4D2
  • Kode Pemesanan 10CX105YF672I5G
  • Stepping A1
  • ECCN 3A991
  • ID Konten MDDS 691954746275

Intel® Cyclone® 10 10CX105 FPGA 10CX105YF780E6G

  • MM# 965246
  • Kode SPEC SR4D3
  • Kode Pemesanan 10CX105YF780E6G
  • Stepping A1
  • ECCN 3A991
  • ID Konten MDDS 693161746518

Intel® Cyclone® 10 10CX105 FPGA 10CX105YU484I6G

  • MM# 965247
  • Kode SPEC SR4D4
  • Kode Pemesanan 10CX105YU484I6G
  • Stepping A1
  • ECCN EAR99
  • ID Konten MDDS 691873745769

Intel® Cyclone® 10 10CX105 FPGA 10CX105YF672E5G

  • MM# 965569
  • Kode SPEC SR4NA
  • Kode Pemesanan 10CX105YF672E5G
  • Stepping A1
  • ECCN 3A991
  • ID Konten MDDS 693590745372

Intel® Cyclone® 10 10CX105 FPGA 10CX105YF672I6G

  • MM# 965570
  • Kode SPEC SR4NB
  • Kode Pemesanan 10CX105YF672I6G
  • Stepping A1
  • ECCN 3A991
  • ID Konten MDDS 692112744674

Intel® Cyclone® 10 10CX105 FPGA 10CX105YU484E5G

  • MM# 965571
  • Kode SPEC SR4NC
  • Kode Pemesanan 10CX105YU484E5G
  • Stepping A1
  • ECCN EAR99
  • ID Konten MDDS 699874

Intel® Cyclone® 10 10CX105 FPGA 10CX105YF780I5G

  • MM# 967741
  • Kode SPEC SR6GQ
  • Kode Pemesanan 10CX105YF780I5G
  • Stepping A1
  • ECCN 3A991
  • ID Konten MDDS 691791

Intel® Cyclone® 10 10CX105 FPGA 10CX105YU484E6G

  • MM# 967742
  • Kode SPEC SR6GR
  • Kode Pemesanan 10CX105YU484E6G
  • Stepping A1
  • ECCN EAR99
  • ID Konten MDDS 691862745989

Intel® Cyclone® 10 10CX105 FPGA 10CX105YF780E5G

  • MM# 968806
  • Kode SPEC SR7D6
  • Kode Pemesanan 10CX105YF780E5G
  • Stepping A1
  • ECCN 3A991
  • ID Konten MDDS 701447744167

Intel® Cyclone® 10 10CX105 FPGA 10CX105YF780I6G

  • MM# 968807
  • Kode SPEC SR7D7
  • Kode Pemesanan 10CX105YF780I6G
  • Stepping A1
  • ECCN 3A991
  • ID Konten MDDS 697555745639

Intel® Cyclone® 10 10CX105 FPGA 10CX105YU484I5G

  • MM# 973656
  • Kode SPEC SRBJT
  • Kode Pemesanan 10CX105YU484I5G
  • Stepping A1
  • ECCN EAR99
  • ID Konten MDDS 695437745927

Informasi kepatuhan dagang

  • ECCN Bervariasi Berdasarkan Produk
  • CCATS NA
  • US HTS 8542390001

Informasi PCN

SR4D4

SR4D3

SR4D2

SR4D1

SR6GR

SR6GQ

SRBJT

SR7D7

SR4NC

SR7D6

SR4NB

SR4NA

Driver dan Perangkat Lunak

Driver & Perangkat Lunak Terbaru

Unduhan Tersedia:
Semua

Nama

Tanggal Peluncuran

Tanggal pertama kali produk diperkenalkan.

Litografi

Litografi mengacu pada teknologi semikonduktor yang digunakan untuk memproduksi sirkuit terintegrasi, dan dilaporkan dalam nanometer (nm), menunjukkan ukuran fitur yang ditanam pada semikonduktor.

Elemen Logika (LE)

Elemen logika (LE) adalah unit logika terkecil dalam arsitektur Intel® FPGA. LE ringkas dan menghadirkan fitur tingkat lanjut dengan penggunaan logika yang efisien.

Modul Logika Adaptive (ALM)

Modul logika adaptive (ALM) adalah blok bangunan logika dalam perangkat Intel® FPGA yang didukung, dan dirancang untuk memaksimalkan performa serta utilisasi. Setiap ALM memiliki beberapa mode operasi yang berbeda, dan dapat menerapkan berbagai fungsi logika sekuensial dan kombinatorial yang berbeda.

Register Modul Logika Adaptif (ALM)

Register ALM adalah bit register (flip-flop) yang terkandung di dalam ALM dan digunakan untuk menerapkan logika sekuensial.

Fabric dan I/O Phase-Locked Loop (PLL)

Fabric dan IO PLL digunakan untuk menyederhanakan desain dan implementasi jaringan clock dalam fabric Intel® FPGA, serta jaringan clock yang terasosiasi dengan sel IO dalam perangkat.

Memori Tertanam Maksimal

Total kapasitas dari semua blok memori tertanam dalam fabric yang dapat diprogram dari perangkat Intel® FPGA.

Blok Pemrosesan Sinyal Digital (DSP)

Blok pemrosesan sinyal digital (DSP) adalah blok bangunan matematika dalam perangkat Intel® FPGA yang didukung dan mengandung pengganda serta akumulator performa tinggi untuk menerapkan berbagai fungsi pemrosesan sinyal digital.

Format Pemrosesan Sinyal Digital (DSP)

Tergantung pada rangkaian perangkat Intel® FPGA, blok DSP mendukung format berbeda seperti hard floating point, hard fixed point, menggandakan dan mengakumulasikan, serta hanya mengalikan.

Kontroler Memori Keras

Kontroler memori keras digunakan untuk mendukung sistem memori eksternal performa tinggi yang terhubung ke Intel® FPGA. Kontroler memori keras menghemat daya dan sumber daya FPGA jika dibandingkan dengan kontroler memori lunak yang setara, serta mendukung operasi frekuensi yang lebih tinggi.

Antarmuka Memori Eksternal (EMIF)

Protokol antarmuka memori eksternal didukung oleh perangkat Intel® FPGA.

Jumlah I/O Pengguna Maksimal

Jumlah maksimum pin I/O bertujuan umum dalam perangkat Intel® FPGA, dalam paket terbesar yang tersedia.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.

Dukungan Standar I/O

Standar antarmuka I/O bertujuan umum didukung oleh perangkat Intel® FPGA.

Pasangan LVDS Maksimum

Jumlah maksimum pasangan LVDS yang dapat dikonfigurasi dalam perangkat Intel® FPGA, dalam paket terbesar yang tersedia. Lihat dokumentasi perangkat untuk jumlah pasangan RX dan TX LVDS berdasarkan jenis paket.

Transceiver Non-Return to Zero (NRZ) Maksimum

Jumlah transceiver NRZ maksimum dalam perangkat Intel® FPGA, di paket terbesar yang tersedia.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.

Tingkat Data Non-Return to Zero (NRZ) Maksimum

Tingkat data NRZ maksimum yang didukung oleh transceiver NRZ.
† Tingkat data sebenarnya dapat lebih rendah tergantung kelas kecepatan transceiver.

IP Keras Protokol Transceiver

Kekayaan intelektual keras tersedia di perangkat Intel® FPGA untuk mendukung transceiver serial berkecepatan tinggi. IP keras protokol transceiver menghemat daya dan sumber daya FPGA dibandingkan IP lunak yang setara, serta menyederhanakan implementasi protokol serial.

Keamanan Bitstream FPGA

Tergantung pada rangkaian perangkat Intel FPGA, berbagai fitur keamanan tersedia untuk mencegah penyalinan bitstream pelanggan, dan mendeteksi upaya untuk mengubah perangkat selama operasi.

Pilihan Paket

Perangkat Intel® FPGA tersedia dalam ukuran paket yang berbeda, dengan jumlah IO dan transceiver yang berbeda, untuk menyesuaikan kebutuhan sistem pelanggan.