Intel® Stratix® 10 TX 2100 FPGA
Spesifikasi
Bandingkan Produk Intel®
Hal Penting
-
Koleksi Produk
Intel® Stratix® 10 TX FPGA
-
Status
Launched
-
Tanggal Peluncuran
Q1'18
-
Litografi
14 nm
Login dengan akun CNDA Anda untuk melihat perincian SKU tambahan.
Sumber Daya
-
Elemen Logika (LE)
2073000
-
Modul Logika Adaptive (ALM)
702720
-
Register Modul Logika Adaptif (ALM)
2810880
-
Fabric dan I/O Phase-Locked Loop (PLL)
16
-
Memori Tertanam Maksimal
239.5 Mb
-
Blok Pemrosesan Sinyal Digital (DSP)
3960
-
Format Pemrosesan Sinyal Digital (DSP)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
-
Kontroler Memori Keras
Ya
-
Antarmuka Memori Eksternal (EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys
Spesifikasi I/O
-
Jumlah I/O Pengguna Maksimal †
440
-
Dukungan Standar I/O
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
-
Pasangan LVDS Maksimum
216
-
Transceiver Non-Return to Zero (NRZ) Maksimum†
96
-
Tingkat Data Non-Return to Zero (NRZ) Maksimum†
28.9 Gbps
-
Transceiver Pulse-Amplitude Modulation (PAM4) Maksimum†
36
-
Tingkat Data Pulse-Amplitude Modulation (PAM4) Maksimum†
57.8 Gbps
-
IP Keras Protokol Transceiver
PCIe Gen3, 10/25/100G Ethernet
Teknologi Canggih
Spesifikasi Paket
-
Pilihan Paket
F2397
Informasi Tambahan
-
URL Informasi Tambahan
Product Table (Family Comparison)
Datasheet
All FPGA Documentation
Pemesanan dan Kepatuhan
Login dengan akun CNDA Anda untuk melihat perincian SKU tambahan.
Informasi pemesanan dan spesifikasi
Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I1VGBK
- MM# 99A7VF
- Kode SPEC SRKDS
- Kode Pemesanan 1ST210EU1F50I1VGBK
- Stepping B0
Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I2LGBK
- MM# 99A7VG
- Kode SPEC SRKDT
- Kode Pemesanan 1ST210EU1F50I2LGBK
- Stepping B0
Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I2VGBK
- MM# 99A7VJ
- Kode SPEC SRKDU
- Kode Pemesanan 1ST210EU1F50I2VGBK
- Stepping B0
Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I1VGBK
- MM# 99A7VL
- Kode SPEC SRKDV
- Kode Pemesanan 1ST210EU2F50I1VGBK
- Stepping B0
Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I2LGBK
- MM# 99A7VM
- Kode SPEC SRKDW
- Kode Pemesanan 1ST210EU2F50I2LGBK
- Stepping B0
Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I2VGBK
- MM# 99A7VN
- Kode SPEC SRKDX
- Kode Pemesanan 1ST210EU2F50I2VGBK
- Stepping B0
Informasi kepatuhan dagang
- ECCN 3A001.A.7.B
- CCATS G171972
- US HTS 8542390001
Informasi PCN
SREWH
- 986242 PCN
SREWG
- 986241 PCN
SREWF
- 986238 PCN
SREWE
- 986237 PCN
SREWD
- 986236 PCN
SREWC
- 986235 PCN
SREWB
- 986234 PCN
SREWA
- 986233 PCN
SRFXN
- 999GKN PCN
SREW8
- 986231 PCN
SREW7
- 986230 PCN
SRFWV
- 999GJM PCN
SREW6
- 986229 PCN
SREYX
- 986375 PCN
SREVT
- 986197 PCN
SREYW
- 986374 PCN
SREVS
- 986196 PCN
SRFWY
- 999GJP PCN
SREW9
- 986232 PCN
SRFWX
- 999GJN PCN
Driver dan Perangkat Lunak
Deskripsi
Tipe
Lainnya
Versi
OS
Tanggal
Semua
Lihat Detail
Unduh
Tidak ada hasil yang ditemukan untuk
Y
/apps/intel/arksuite/template/arkProductPageTemplate
Driver & Perangkat Lunak Terbaru
Tanggal Peluncuran
Tanggal pertama kali produk diperkenalkan.
Litografi
Litografi mengacu pada teknologi semikonduktor yang digunakan untuk memproduksi sirkuit terintegrasi, dan dilaporkan dalam nanometer (nm), menunjukkan ukuran fitur yang ditanam pada semikonduktor.
Elemen Logika (LE)
Elemen logika (LE) adalah unit logika terkecil dalam arsitektur Intel® FPGA. LE ringkas dan menghadirkan fitur tingkat lanjut dengan penggunaan logika yang efisien.
Modul Logika Adaptive (ALM)
Modul logika adaptive (ALM) adalah blok bangunan logika dalam perangkat Intel® FPGA yang didukung, dan dirancang untuk memaksimalkan performa serta utilisasi. Setiap ALM memiliki beberapa mode operasi yang berbeda, dan dapat menerapkan berbagai fungsi logika sekuensial dan kombinatorial yang berbeda.
Register Modul Logika Adaptif (ALM)
Register ALM adalah bit register (flip-flop) yang terkandung di dalam ALM dan digunakan untuk menerapkan logika sekuensial.
Fabric dan I/O Phase-Locked Loop (PLL)
Fabric dan IO PLL digunakan untuk menyederhanakan desain dan implementasi jaringan clock dalam fabric Intel® FPGA, serta jaringan clock yang terasosiasi dengan sel IO dalam perangkat.
Memori Tertanam Maksimal
Total kapasitas dari semua blok memori tertanam dalam fabric yang dapat diprogram dari perangkat Intel® FPGA.
Blok Pemrosesan Sinyal Digital (DSP)
Blok pemrosesan sinyal digital (DSP) adalah blok bangunan matematika dalam perangkat Intel® FPGA yang didukung dan mengandung pengganda serta akumulator performa tinggi untuk menerapkan berbagai fungsi pemrosesan sinyal digital.
Format Pemrosesan Sinyal Digital (DSP)
Tergantung pada rangkaian perangkat Intel® FPGA, blok DSP mendukung format berbeda seperti hard floating point, hard fixed point, menggandakan dan mengakumulasikan, serta hanya mengalikan.
Kontroler Memori Keras
Kontroler memori keras digunakan untuk mendukung sistem memori eksternal performa tinggi yang terhubung ke Intel® FPGA. Kontroler memori keras menghemat daya dan sumber daya FPGA jika dibandingkan dengan kontroler memori lunak yang setara, serta mendukung operasi frekuensi yang lebih tinggi.
Antarmuka Memori Eksternal (EMIF)
Protokol antarmuka memori eksternal didukung oleh perangkat Intel® FPGA.
Jumlah I/O Pengguna Maksimal †
Jumlah maksimum pin I/O bertujuan umum dalam perangkat Intel® FPGA, dalam paket terbesar yang tersedia.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.
Dukungan Standar I/O
Standar antarmuka I/O bertujuan umum didukung oleh perangkat Intel® FPGA.
Pasangan LVDS Maksimum
Jumlah maksimum pasangan LVDS yang dapat dikonfigurasi dalam perangkat Intel® FPGA, dalam paket terbesar yang tersedia. Lihat dokumentasi perangkat untuk jumlah pasangan RX dan TX LVDS berdasarkan jenis paket.
Transceiver Non-Return to Zero (NRZ) Maksimum†
Jumlah transceiver NRZ maksimum dalam perangkat Intel® FPGA, di paket terbesar yang tersedia.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.
Tingkat Data Non-Return to Zero (NRZ) Maksimum†
Tingkat data NRZ maksimum yang didukung oleh transceiver NRZ.
† Tingkat data sebenarnya dapat lebih rendah tergantung kelas kecepatan transceiver.
Transceiver Pulse-Amplitude Modulation (PAM4) Maksimum†
Jumlah transceiver PAM4 maksimum dalam perangkat Intel® FPGA, di paket terbesar yang tersedia.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.
Tingkat Data Pulse-Amplitude Modulation (PAM4) Maksimum†
Tingkat data PAM4 maksimum yang didukung oleh transceiver PAM4.
† Tingkat data sebenarnya dapat lebih rendah tergantung kelas kecepatan transceiver.
IP Keras Protokol Transceiver
Kekayaan intelektual keras tersedia di perangkat Intel® FPGA untuk mendukung transceiver serial berkecepatan tinggi. IP keras protokol transceiver menghemat daya dan sumber daya FPGA dibandingkan IP lunak yang setara, serta menyederhanakan implementasi protokol serial.
Hiper-Register
Hyper-Register adalah bit register tambahan (flip flop) yang terletak di interkoneksi dari beberapa rangkaian perangkat Intel® FPGA, yang memungkinkan pengaturan ulang waktu dan pipelining dari interkoneksi untuk mendukung frekuensi clock yang lebih tinggi dalam fabric FPGA.
Keamanan Bitstream FPGA
Tergantung pada rangkaian perangkat Intel FPGA, berbagai fitur keamanan tersedia untuk mencegah penyalinan bitstream pelanggan, dan mendeteksi upaya untuk mengubah perangkat selama operasi.
Pilihan Paket
Perangkat Intel® FPGA tersedia dalam ukuran paket yang berbeda, dengan jumlah IO dan transceiver yang berbeda, untuk menyesuaikan kebutuhan sistem pelanggan.
Semua informasi yang disediakan bisa berubah sewaktu-waktu, tanpa pemberitahuan sebelumnya. Intel mungkin melakukan perubahan terhadap siklus hidup manufaktur, spesifikasi dan deskripsi produk kapan saja, tanpa pemberitahuan terlebih dahulu. Informasi di sini disediakan "apa adanya" dan Intel tidak membuat pernyataan atau jaminan apa pun terkait keakuratan informasi, atau fitur produk, ketersediaan, fungsionalitas, atau kompatibilitas produk yang tercantum. Hubungi vendor sistem untuk informasi lebih lanjut terkait produk atau sistem tertentu.
Klasifikasi Intel adalah untuk tujuan umum, pendidikan dan perencanaan dan terdiri dari Export Control Classification Numbers (ECCN) dan Harmonized Tariff Schedule (HTS). Segala penggunaan atas klasifikasi Intel tidak berhubungan dengan Intel dan tidak boleh dianggap sebagai perwakilan atau jaminan yang terkait dengan ECCN atau HTS yang sesuai. Perusahaan Anda sebagai importir dan/atau eksportir bertanggung jawab untuk menentukan klasifikasi transaksi yang tepat.
Lihat Lembar Data untuk definisi formal properti dan fitur produk.
‡ Fitur ini mungkin tidak tersedia pada semua sistem komputasi. Harap periksa dengan vendor sistem untuk mengetahui apakah sistem Anda menyediakan fitur ini, atau lihat spesifikasi sistem (motherboard, prosesor, chipset, catu daya, HDD, kontroler grafis, memori, BIOS, driver, monitor mesin virtual (VMM), perangkat lunak platform, dan/atau sistem operasi) untuk kompatibilitas fitur. Fungsionalitas, kinerja, dan manfaat lain dari fitur ini mungkin berbeda tergantung pada konfigurasi sistem.
SKU “yang Diumumkan” masih belum tersedia. Silakan baca Tanggal Peluncuran untuk ketersediaan pasar.