MAX® II EPM240Z CPLD
Spesifikasi
Bandingkan Produk Intel®
Hal Penting
-
Koleksi Produk
MAX® II Z CPLD
-
Status
Discontinued
-
Tanggal Peluncuran
Q1'14
-
Litografi
180 nm
Login dengan akun CNDA Anda untuk melihat perincian SKU tambahan.
Sumber Daya
-
Makrosel yang Setara
192
-
Penundaan Pin-ke-pin
4.7 ns
-
Memori Flash Pengguna
8 Kb
Fitur
-
JTAG pemindaian batasan
Ya
-
JTAG ISP
Ya
-
Register Input Cepat
Ya
-
Power-up Register yang Dapat Diprogram
Ya
-
Penerjemah JTAG
Ya
-
IPS real-time
Ya
-
MultiVolt I/Os†
1.5, 1.8, 2.5, 3.3
-
Power Bank I/O
2
-
Dukungan Output Maksimum
80
-
LVTTL/LVCMOS
Ya
-
Schmitt Triggers
Ya
-
Tingkat Slew yang Dapat Diprogram
Ya
-
Resistor Pull-up yang Dapat Diprogram
Ya
-
Pin GND yang Dapat Diprogram
Ya
-
Output Open-drain
Ya
-
Bus Hold
Ya
Spesifikasi Paket
-
Pilihan Paket
M68, M100
-
Ukuran Paket
5 mm x 5 mm, 6mm x 6mm
Informasi Tambahan
-
URL Informasi Tambahan
View now
Driver dan Perangkat Lunak
Deskripsi
Tipe
Lainnya
Versi
OS
Tanggal
Semua
Lihat Detail
Unduh
Tidak ada hasil yang ditemukan untuk
Y
/apps/intel/arksuite/template/arkProductPageTemplate
Driver & Perangkat Lunak Terbaru
Tanggal Peluncuran
Tanggal pertama kali produk diperkenalkan.
Litografi
Litografi mengacu pada teknologi semikonduktor yang digunakan untuk memproduksi sirkuit terintegrasi, dan dilaporkan dalam nanometer (nm), menunjukkan ukuran fitur yang ditanam pada semikonduktor.
Makrosel yang Setara
Tipikal rasio makrosel yang setara" adalah sekitar 1,3 LE per makrosel berdasarkan data empiris.
Penundaan Pin-ke-pin
Penundaan pin-ke-pin adalah waktu yang diperlukan bagi sinyal dari pin input untuk menyebarkan melalui logika kombinasi dan muncul di pin output eksternal.
Memori Flash Pengguna
Memori Flash Pengguna (UFM) menghadirkan akses ke blok memori flash serial dalam perangkat ini.
JTAG pemindaian batasan
Menguji yang mengisolasi kesirkuitan internal perangkat dari kesirkutain I/O.
JTAG ISP
In-System Programmability melalui antarmuka JTAG.
Register Input Cepat
Register input dalam sel I/O yang memiliki koneksi langsung dan cepat dari pin I/O.
Power-up Register yang Dapat Diprogram
Memungkinkan output terdaftar untuk meningkatkan durasi tertentu setelah power-up melalui perangkat lunak Quartus II.
Penerjemah JTAG
Memperbolehkan akses ke JTAG TAP dan menyatakan sinyal ketika baik instruksi USER0 atau USER1 diberikan ke JTAG TAP.
IPS real-time
Dapat memprogram perangkat yang didukung ketika perangkat masih beroperasi.
MultiVolt I/Os†
Memungkinkan perangkat dalam semua paket untuk melakukan antarmuka dengan sistem dari tegangan pasokan yang berbeda. †Resistor eksternal harus digunakan untuk toleransi 5,0 V.
Power Bank I/O
Kelompok pin I/O yang dikelompokkan dengan tujuan mengkhususkan standar I/O. Untuk didukung selama perangkat beroperasi.
Dukungan Output Maksimum
Jumlah input kontrol maksimum yang mengizinkan atau mencegah output data dari perangkat.
LVTTL/LVCMOS
Low Voltage Transistor to Transistor Logic / Low Voltage Complementary Metal Oxide Semiconductor
Schmitt Triggers
Memungkinkan buffer input untuk menanggapi tingkat edge input yang lambat dengan tingkat edge output yang cepat.
Tingkat Slew yang Dapat Diprogram
Kontrol tingkat slew output yang dapat dikonfigurasi untuk performa kecepatan tinggi dan kebisingan rendah.
Resistor Pull-up yang Dapat Diprogram
Setiap pin I/O pada perangkat menghadirkan resisten pull-up yang dapat diprogram opsional selama mode pengguna. Jika fitur ini diaktifkan untuk pin I/O, resistor pull-up menahan output ke tingkat VCCIO dari bank pin output.
Pin GND yang Dapat Diprogram
Setiap pin I/O tidak digunakan pada perangkat dapat digunakan sebagai pin dasar tambahan.
Output Open-drain
Perangkat menghadirkan output open-drain opsional (setara dengan open-collector) untuk setiap pin I/O. Output open-drain ini memungkinkan perangkat untuk menghadirkan sinyal kontrol tingkat sistem yang dapat ditegaskan oleh beberapa perangkat apa pun.
Bus Hold
Setiap pin I/O pada perangkat menghadirkan fitur bus-hold opsional. Kesirkuitan bus-hold dapat menahan sinyal pada pin I/O di keadaan terakhirnya.
Pilihan Paket
Perangkat Intel® FPGA tersedia dalam ukuran paket yang berbeda, dengan jumlah IO dan transceiver yang berbeda, untuk menyesuaikan kebutuhan sistem pelanggan.
Semua informasi yang disediakan bisa berubah sewaktu-waktu, tanpa pemberitahuan sebelumnya. Intel mungkin melakukan perubahan terhadap siklus hidup manufaktur, spesifikasi dan deskripsi produk kapan saja, tanpa pemberitahuan terlebih dahulu. Informasi di sini disediakan "apa adanya" dan Intel tidak membuat pernyataan atau jaminan apa pun terkait keakuratan informasi, atau fitur produk, ketersediaan, fungsionalitas, atau kompatibilitas produk yang tercantum. Hubungi vendor sistem untuk informasi lebih lanjut terkait produk atau sistem tertentu.
Klasifikasi Intel adalah untuk tujuan umum, pendidikan dan perencanaan dan terdiri dari Export Control Classification Numbers (ECCN) dan Harmonized Tariff Schedule (HTS). Segala penggunaan atas klasifikasi Intel tidak berhubungan dengan Intel dan tidak boleh dianggap sebagai perwakilan atau jaminan yang terkait dengan ECCN atau HTS yang sesuai. Perusahaan Anda sebagai importir dan/atau eksportir bertanggung jawab untuk menentukan klasifikasi transaksi yang tepat.
Lihat Lembar Data untuk definisi formal properti dan fitur produk.
‡ Fitur ini mungkin tidak tersedia pada semua sistem komputasi. Harap periksa dengan vendor sistem untuk mengetahui apakah sistem Anda menyediakan fitur ini, atau lihat spesifikasi sistem (motherboard, prosesor, chipset, catu daya, HDD, kontroler grafis, memori, BIOS, driver, monitor mesin virtual (VMM), perangkat lunak platform, dan/atau sistem operasi) untuk kompatibilitas fitur. Fungsionalitas, kinerja, dan manfaat lain dari fitur ini mungkin berbeda tergantung pada konfigurasi sistem.
SKU “yang Diumumkan” masih belum tersedia. Silakan baca Tanggal Peluncuran untuk ketersediaan pasar.