FPGA Cyclone® V 5CGXC3

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Cyclone® V 5CGXC3 FPGA 5CGXBC3B6U19C7N

  • MM# 965692
  • Code de spécification SR4RT
  • Code de commande 5CGXBC3B6U19C7N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 744818692434

Cyclone® V 5CGXC3 FPGA 5CGXBC3B7F23C8N

  • MM# 965693
  • Code de spécification SR4RU
  • Code de commande 5CGXBC3B7F23C8N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 744472695545

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15C6N

  • MM# 965702
  • Code de spécification SR4S3
  • Code de commande 5CGXFC3B6U15C6N
  • Progression A1
  • ECCN EAR99
  • MDDS - Content ID 702678

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15I7N

  • MM# 965703
  • Code de spécification SR4S4
  • Code de commande 5CGXFC3B6U15I7N
  • Progression A1
  • ECCN EAR99
  • MDDS - Content ID 745056695341

Cyclone® V 5CGXC3 FPGA 5CGXFC3B7U19C8N

  • MM# 965704
  • Code de spécification SR4S5
  • Code de commande 5CGXFC3B7U19C8N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 697356

Cyclone® V 5CGXC3 FPGA 5CGXBC3B6U15C7N

  • MM# 965960
  • Code de spécification SR4ZM
  • Code de commande 5CGXBC3B6U15C7N
  • Progression A1
  • ECCN EAR99
  • MDDS - Content ID 701054

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15C7N

  • MM# 965968
  • Code de spécification SR4ZV
  • Code de commande 5CGXFC3B6U15C7N
  • Progression A1
  • ECCN EAR99
  • MDDS - Content ID 746629693184

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19C6N

  • MM# 965969
  • Code de spécification SR4ZW
  • Code de commande 5CGXFC3B6U19C6N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 693139

Cyclone® V 5CGXC3 FPGA 5CGXBC3B6F23C7N

  • MM# 968351
  • Code de spécification SR702
  • Code de commande 5CGXBC3B6F23C7N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 745234695564

Cyclone® V 5CGXC3 FPGA 5CGXBC3B7U19C8N

  • MM# 968352
  • Code de spécification SR703
  • Code de commande 5CGXBC3B7U19C8N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 702477

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23I7

  • MM# 968357
  • Code de spécification SR708
  • Code de commande 5CGXFC3B6F23I7
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 701692

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19I7N

  • MM# 968358
  • Code de spécification SR709
  • Code de commande 5CGXFC3B6U19I7N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 744934697309

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23I7N

  • MM# 968506
  • Code de spécification SR74E
  • Code de commande 5CGXFC3B6F23I7N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 744930694792

Cyclone® V 5CGXC3 FPGA 5CGXFC3B7F23C8N

  • MM# 968509
  • Code de spécification SR74H
  • Code de commande 5CGXFC3B7F23C8N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 745673693482

Cyclone® V 5CGXC3 FPGA 5CGXBC3B7U15C8N

  • MM# 968907
  • Code de spécification SR7G4
  • Code de commande 5CGXBC3B7U15C8N
  • Progression A1
  • ECCN EAR99
  • MDDS - Content ID 744469701275

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23C6N

  • MM# 968910
  • Code de spécification SR7G7
  • Code de commande 5CGXFC3B6F23C6N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 746380700102

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15A7N

  • MM# 968912
  • Code de spécification SR7G9
  • Code de commande 5CGXFC3B6U15A7N
  • Progression A1
  • ECCN EAR99
  • MDDS - Content ID 699834

Cyclone® V 5CGXC3 FPGA 5CGXFC3B7U15C8N

  • MM# 968913
  • Code de spécification SR7GA
  • Code de commande 5CGXFC3B7U15C8N
  • Progression A1
  • ECCN EAR99
  • MDDS - Content ID 746308692799

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23C7N

  • MM# 968914
  • Code de spécification SR7G8
  • Code de commande 5CGXFC3B6F23C7N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 745177692277

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19A7N

  • MM# 970609
  • Code de spécification SR8UQ
  • Code de commande 5CGXFC3B6U19A7N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 745972695930

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19C7N

  • MM# 973755
  • Code de spécification SRBMN
  • Code de commande 5CGXFC3B6U19C7N
  • Progression A1
  • ECCN 3A991
  • MDDS - Content ID 745497701929

Informations de conformité commerciale

  • ECCN Varie en fonction du produit
  • CCATS NA
  • US HTS 8542390001

Informations PCN

SR4RT

SR4S5

SR4S4

SR4S3

SR8UQ

SR4ZW

SR7GA

SR4ZV

SR703

SR702

SR4RU

SR7G4

SRBMN

SR709

SR708

SR74H

SR7G9

SR74E

SR7G8

SR4ZM

SR7G7

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Modules logiques adaptatifs (ALM)

Le module logique adaptatif (ALM, Adaptive Logic Module) est le composant de base logique des appareils Intel® FPGA pris en charge. Il est conçu pour optimiser les performances et l'utilisation. Chaque ALM a plusieurs modes de fonctionnement différents, et peut mettre en œuvre une variété de fonctions logiques combinatoires et séquentielles différentes.

Registres du module logique adaptatif (ALM)

Les registres ALM sont les bits de registre (bascules) qui sont contenus dans les ALM et sont utilisés pour mettre en œuvre une logique séquentielle.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Contrôleurs de mémoire matériels

Les contrôleurs de mémoire matériels sont utilisés pour permettre la mise en place de systèmes de mémoire externe hautes performances attachés à Intel® FPGA. Un contrôleur de mémoire matériel permet d'économiser de l'énergie et des ressources FPGA par rapport à un contrôleur de mémoire souple équivalent, et prend en charge un fonctionnement à plus haute fréquence.

Interfaces de mémoire externes (EMIF)

Les protocoles d'interface de mémoire externe pris en charge par l'appareil Intel® FPGA.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)

Le nombre maximum d'émetteurs-récepteurs NRZ dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Débit de données maximal sans retour à zéro (NRZ)

Le débit maximal de données NRZ qui est pris en charge par les émetteurs-récepteurs NRZ.
† Le débit de données réel peut être inférieur en fonction de la vitesse de l'émetteur-récepteur.

IP matérielle de protocole d'émetteur-récepteur

Propriété intellectuelle matérielle disponible dans l'appareil Intel® FPGA pour prendre en charge les émetteurs-récepteurs série à haute vitesse. La propriété intellectuelle matérielle du protocole de l'émetteur-récepteur permet d'économiser de l'énergie et des ressources FPGA par rapport à la propriété intellectuelle logicielle équivalente, et simplifie la mise en œuvre du protocole série.

Sécurité du flux binaire des FPGA

En fonction de la famille de périphériques Intel® FPGA, plusieurs fonctions de sécurité permettant d'empêcher la copie du flux binaire du client et de détecter les tentatives de piratage de l'appareil pendant son fonctionnement sont disponibles.

Convertisseur analogique-numérique

Le convertisseur analogique-numérique est un convertisseur de données disponible dans certaines familles de périphériques Intel® FPGA.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.