FPGA Cyclone® V 5CGTD9

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Cyclone® V 5CGTD9 FPGA 5CGTFD9A5U19C7N

  • MM# 965690
  • Code de spécification SR4RR
  • Code de commande 5CGTFD9A5U19C7N
  • Progression A1
  • MDDS - Content ID 744413695576

Cyclone® V 5CGTD9 FPGA 5CGTFD9D5F27I7

  • MM# 965691
  • Code de spécification SR4RS
  • Code de commande 5CGTFD9D5F27I7
  • Progression A1
  • MDDS - Content ID 701309

Cyclone® V 5CGTD9 FPGA 5CGTFD9E5F35C7N

  • MM# 965959
  • Code de spécification SR4ZL
  • Code de commande 5CGTFD9E5F35C7N
  • Progression A1
  • MDDS - Content ID 745128699709

Cyclone® V 5CGTD9 FPGA 5CGTFD9A5U19I7N

  • MM# 968075
  • Code de spécification SR6S1
  • Code de commande 5CGTFD9A5U19I7N
  • Progression A1
  • MDDS - Content ID 746276697225

Cyclone® V 5CGTD9 FPGA 5CGTFD9C5F23C7N

  • MM# 968076
  • Code de spécification SR6S2
  • Code de commande 5CGTFD9C5F23C7N
  • Progression A1
  • MDDS - Content ID 745959696295

Cyclone® V 5CGTD9 FPGA 5CGTFD9E5F31I7N

  • MM# 968077
  • Code de spécification SR6S3
  • Code de commande 5CGTFD9E5F31I7N
  • Progression A1
  • MDDS - Content ID 745682694982

Cyclone® V 5CGTD9 FPGA 5CGTFD9E5F31C7N

  • MM# 968213
  • Code de spécification SR6W2
  • Code de commande 5CGTFD9E5F31C7N
  • Progression A1
  • MDDS - Content ID 746069696773

Cyclone® V 5CGTD9 FPGA 5CGTFD9D5F27C7N

  • MM# 968350
  • Code de spécification SR701
  • Code de commande 5CGTFD9D5F27C7N
  • Progression A1
  • MDDS - Content ID 746058694719

Cyclone® V 5CGTD9 FPGA 5CGTFD9E5F35I7N

  • MM# 968906
  • Code de spécification SR7G3
  • Code de commande 5CGTFD9E5F35I7N
  • Progression A1
  • MDDS - Content ID 697747

Cyclone® V 5CGTD9 FPGA 5CGTFD9A5U19A7N

  • MM# 970603
  • Code de spécification SR8UJ
  • Code de commande 5CGTFD9A5U19A7N
  • Progression A1
  • MDDS - Content ID 694791

Cyclone® V 5CGTD9 FPGA 5CGTFD9D5F27I7N

  • MM# 970604
  • Code de spécification SR8UK
  • Code de commande 5CGTFD9D5F27I7N
  • Progression A1
  • MDDS - Content ID 696484

Cyclone® V 5CGTD9 FPGA 5CGTFD9C5F23I7N

  • MM# 973754
  • Code de spécification SRBMM
  • Code de commande 5CGTFD9C5F23I7N
  • Progression A1
  • MDDS - Content ID 697917

Informations de conformité commerciale

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

Informations PCN

SR4ZL

SR6S3

SR4RS

SR6S2

SR4RR

SR6S1

SR7G3

SRBMM

SR6W2

SR8UK

SR8UJ

SR701

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Modules logiques adaptatifs (ALM)

Le module logique adaptatif (ALM, Adaptive Logic Module) est le composant de base logique des appareils Intel® FPGA pris en charge. Il est conçu pour optimiser les performances et l'utilisation. Chaque ALM a plusieurs modes de fonctionnement différents, et peut mettre en œuvre une variété de fonctions logiques combinatoires et séquentielles différentes.

Registres du module logique adaptatif (ALM)

Les registres ALM sont les bits de registre (bascules) qui sont contenus dans les ALM et sont utilisés pour mettre en œuvre une logique séquentielle.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Contrôleurs de mémoire matériels

Les contrôleurs de mémoire matériels sont utilisés pour permettre la mise en place de systèmes de mémoire externe hautes performances attachés à Intel® FPGA. Un contrôleur de mémoire matériel permet d'économiser de l'énergie et des ressources FPGA par rapport à un contrôleur de mémoire souple équivalent, et prend en charge un fonctionnement à plus haute fréquence.

Interfaces de mémoire externes (EMIF)

Les protocoles d'interface de mémoire externe pris en charge par l'appareil Intel® FPGA.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)

Le nombre maximum d'émetteurs-récepteurs NRZ dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Débit de données maximal sans retour à zéro (NRZ)

Le débit maximal de données NRZ qui est pris en charge par les émetteurs-récepteurs NRZ.
† Le débit de données réel peut être inférieur en fonction de la vitesse de l'émetteur-récepteur.

IP matérielle de protocole d'émetteur-récepteur

Propriété intellectuelle matérielle disponible dans l'appareil Intel® FPGA pour prendre en charge les émetteurs-récepteurs série à haute vitesse. La propriété intellectuelle matérielle du protocole de l'émetteur-récepteur permet d'économiser de l'énergie et des ressources FPGA par rapport à la propriété intellectuelle logicielle équivalente, et simplifie la mise en œuvre du protocole série.

Sécurité du flux binaire des FPGA

En fonction de la famille de périphériques Intel® FPGA, plusieurs fonctions de sécurité permettant d'empêcher la copie du flux binaire du client et de détecter les tentatives de piratage de l'appareil pendant son fonctionnement sont disponibles.

Convertisseur analogique-numérique

Le convertisseur analogique-numérique est un convertisseur de données disponible dans certaines familles de périphériques Intel® FPGA.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.