FPGA Intel® Cyclone® 10 10CL040

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Intel® Cyclone® 10 10CL040 FPGA 10CL040YF484I7G

  • MM# 965238
  • Code de spécification SR4CV
  • Code de commande 10CL040YF484I7G
  • Progression A1
  • MDDS - Content ID 701989744647

Intel® Cyclone® 10 10CL040 FPGA 10CL040YU484I7G

  • MM# 965239
  • Code de spécification SR4CW
  • Code de commande 10CL040YU484I7G
  • Progression A1
  • MDDS - Content ID 698861745445

Intel® Cyclone® 10 10CL040 FPGA 10CL040ZF484I8G

  • MM# 965240
  • Code de spécification SR4CX
  • Code de commande 10CL040ZF484I8G
  • Progression A1
  • MDDS - Content ID 691872

Intel® Cyclone® 10 10CL040 FPGA 10CL040YF484C6G

  • MM# 965472
  • Code de spécification SR4KH
  • Code de commande 10CL040YF484C6G
  • Progression A1
  • MDDS - Content ID 697493745801

Intel® Cyclone® 10 10CL040 FPGA 10CL040ZU484I8G

  • MM# 967115
  • Code de spécification SR5YP
  • Code de commande 10CL040ZU484I8G
  • Progression A1
  • MDDS - Content ID 691662

Intel® Cyclone® 10 10CL040 FPGA 10CL040YU484C8G

  • MM# 967738
  • Code de spécification SR6GM
  • Code de commande 10CL040YU484C8G
  • Progression A1
  • MDDS - Content ID 695960745795

Intel® Cyclone® 10 10CL040 FPGA 10CL040YU484C6G

  • MM# 968801
  • Code de spécification SR7D1
  • Code de commande 10CL040YU484C6G
  • Progression A1
  • MDDS - Content ID 695007745376

Intel® Cyclone® 10 10CL040 FPGA 10CL040YF484C8G

  • MM# 973651
  • Code de spécification SRBJN
  • Code de commande 10CL040YF484C8G
  • Progression A1
  • MDDS - Content ID 694826746321

Intel® Cyclone® 10 10CL040 FPGA 10CL040YU484A7G

  • MM# 999A2G
  • Code de spécification SRF4W
  • Code de commande 10CL040YU484A7G
  • Progression A1
  • MDDS - Content ID 691703744094

Informations de conformité commerciale

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

Informations PCN

SR7D1

SR4KH

SR5YP

SR6GM

SR4CX

SR4CW

SR4CV

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.