FPGA Intel® Cyclone® 10 10CL025

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Intel® Cyclone® 10 10CL025 FPGA 10CL025YE144C8G

  • MM# 965235
  • Code de spécification SR4CS
  • Code de commande 10CL025YE144C8G
  • Progression A1
  • MDDS - Content ID 693770744947

Intel® Cyclone® 10 10CL025 FPGA 10CL025YU256C8G

  • MM# 965236
  • Code de spécification SR4CT
  • Code de commande 10CL025YU256C8G
  • Progression A1
  • MDDS - Content ID 691528744996

Intel® Cyclone® 10 10CL025 FPGA 10CL025YU256C6G

  • MM# 965470
  • Code de spécification SR4KF
  • Code de commande 10CL025YU256C6G
  • Progression A1
  • MDDS - Content ID 699603744866

Intel® Cyclone® 10 10CL025 FPGA 10CL025YU256I7G

  • MM# 965471
  • Code de spécification SR4KG
  • Code de commande 10CL025YU256I7G
  • Progression A1
  • MDDS - Content ID 695778744233

Intel® Cyclone® 10 10CL025 FPGA 10CL025ZU256I8G

  • MM# 967114
  • Code de spécification SR5YN
  • Code de commande 10CL025ZU256I8G
  • Progression A1
  • MDDS - Content ID 702557744166

Intel® Cyclone® 10 10CL025 FPGA 10CL025YU256A7G

  • MM# 999A2F
  • Code de spécification SRF4V
  • Code de commande 10CL025YU256A7G
  • Progression A1
  • MDDS - Content ID 695221746187

Informations de conformité commerciale

  • ECCN EAR99
  • CCATS NA
  • US HTS 8542390001

Informations PCN

SR4CT

SR4CS

SR4KG

SR4KF

SR5YN

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.