FPGA Arria® V 5AGZE7

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Arria® V 5AGZE7 FPGA 5AGZME7H2F35C3G

  • MM# 999XCL
  • Code de spécification SRHBE
  • Code de commande 5AGZME7H2F35C3G
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7H2F35I3LG

  • MM# 999XCM
  • Code de spécification SRHBF
  • Code de commande 5AGZME7H2F35I3LG
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7H3F35C4G

  • MM# 999XCN
  • Code de spécification SRHBG
  • Code de commande 5AGZME7H3F35C4G
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7H3F35I4G

  • MM# 999XCP
  • Code de spécification SRHBH
  • Code de commande 5AGZME7H3F35I4G
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7K2F40C3G

  • MM# 999XCR
  • Code de spécification SRHBJ
  • Code de commande 5AGZME7K2F40C3G
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7K2F40I3LG

  • MM# 999XCT
  • Code de spécification SRHBK
  • Code de commande 5AGZME7K2F40I3LG
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7K3F40C4G

  • MM# 999XCW
  • Code de spécification SRHBL
  • Code de commande 5AGZME7K3F40C4G
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7K3F40I4G

  • MM# 999XCX
  • Code de spécification SRHBM
  • Code de commande 5AGZME7K3F40I4G
  • Progression A1

Production arrêtée ou abandonnée

Arria® V 5AGZE7 FPGA 5AGZME7K3F40C4N

  • MM# 965657
  • Code de spécification SR4QT
  • Code de commande 5AGZME7K3F40C4N
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7H2F35C3N

  • MM# 965933
  • Code de spécification SR4YV
  • Code de commande 5AGZME7H2F35C3N
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7K2F40C3N

  • MM# 967828
  • Code de spécification SR6K9
  • Code de commande 5AGZME7K2F40C3N
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7K3F40I4N

  • MM# 968324
  • Code de spécification SR6Z9
  • Code de commande 5AGZME7K3F40I4N
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7H2F35I3LN

  • MM# 970582
  • Code de spécification SR8TX
  • Code de commande 5AGZME7H2F35I3LN
  • Progression A1

Arria® V 5AGZE7 FPGA 5AGZME7H3F35C4N

  • MM# 973727
  • Code de spécification SRBLU
  • Code de commande 5AGZME7H3F35C4N
  • Progression A1

Informations de conformité commerciale

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

Informations PCN/MDDS

SR6Z9

SRHBM

SRHBL

SR4YV

SRHBK

SRHBJ

SR8TX

SR4QT

SR6K9

SRHBH

SRHBG

SRHBF

SRBLU

SRHBE

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Modules logiques adaptatifs (ALM)

Le module logique adaptatif (ALM, Adaptive Logic Module) est le composant de base logique des appareils Intel® FPGA pris en charge. Il est conçu pour optimiser les performances et l'utilisation. Chaque ALM a plusieurs modes de fonctionnement différents, et peut mettre en œuvre une variété de fonctions logiques combinatoires et séquentielles différentes.

Registres du module logique adaptatif (ALM)

Les registres ALM sont les bits de registre (bascules) qui sont contenus dans les ALM et sont utilisés pour mettre en œuvre une logique séquentielle.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Contrôleurs de mémoire matériels

Les contrôleurs de mémoire matériels sont utilisés pour permettre la mise en place de systèmes de mémoire externe hautes performances attachés à Intel® FPGA. Un contrôleur de mémoire matériel permet d'économiser de l'énergie et des ressources FPGA par rapport à un contrôleur de mémoire souple équivalent, et prend en charge un fonctionnement à plus haute fréquence.

Interfaces de mémoire externes (EMIF)

Les protocoles d'interface de mémoire externe pris en charge par l'appareil Intel® FPGA.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)

Le nombre maximum d'émetteurs-récepteurs NRZ dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Débit de données maximal sans retour à zéro (NRZ)

Le débit maximal de données NRZ qui est pris en charge par les émetteurs-récepteurs NRZ.
† Le débit de données réel peut être inférieur en fonction de la vitesse de l'émetteur-récepteur.

IP matérielle de protocole d'émetteur-récepteur

Propriété intellectuelle matérielle disponible dans l'appareil Intel® FPGA pour prendre en charge les émetteurs-récepteurs série à haute vitesse. La propriété intellectuelle matérielle du protocole de l'émetteur-récepteur permet d'économiser de l'énergie et des ressources FPGA par rapport à la propriété intellectuelle logicielle équivalente, et simplifie la mise en œuvre du protocole série.

Sécurité du flux binaire des FPGA

En fonction de la famille de périphériques Intel® FPGA, plusieurs fonctions de sécurité permettant d'empêcher la copie du flux binaire du client et de détecter les tentatives de piratage de l'appareil pendant son fonctionnement sont disponibles.

Convertisseur analogique-numérique

Le convertisseur analogique-numérique est un convertisseur de données disponible dans certaines familles de périphériques Intel® FPGA.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.