FPGA Stratix® V 5SEE9

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Stratix® V 5SEE9 FPGA 5SEE9F45C2G

  • MM# 99A1HK
  • Code de spécification SRJH1
  • Code de commande 5SEE9F45C2G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 697492

Stratix® V 5SEE9 FPGA 5SEE9F45C3G

  • MM# 99A1HM
  • Code de spécification SRJH3
  • Code de commande 5SEE9F45C3G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 726088

Stratix® V 5SEE9 FPGA 5SEE9F45C4G

  • MM# 99A1HN
  • Code de spécification SRJH4
  • Code de commande 5SEE9F45C4G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 725572

Stratix® V 5SEE9 FPGA 5SEE9F45I2G

  • MM# 99A1HP
  • Code de spécification SRJH5
  • Code de commande 5SEE9F45I2G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 725684

Stratix® V 5SEE9 FPGA 5SEE9F45I3G

  • MM# 99A1HT
  • Code de spécification SRJH7
  • Code de commande 5SEE9F45I3G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 725570

Stratix® V 5SEE9 FPGA 5SEE9F45I4G

  • MM# 99A1HW
  • Code de spécification SRJH9
  • Code de commande 5SEE9F45I4G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 726006

Production arrêtée ou abandonnée

Stratix® V 5SEE9 FPGA 5SEE9H40I3LN

  • MM# 969141
  • Code de spécification SR7NZ
  • Code de commande 5SEE9H40I3LN
  • Progression A1
  • ECCN 3A991
  • CCATS NA
  • MDDS - Content ID 693369

Stratix® V 5SEE9 FPGA 5SEE9F45I3L

  • MM# 969758
  • Code de spécification SR864
  • Code de commande 5SEE9F45I3L
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 694949

Stratix® V 5SEE9 FPGA 5SEE9H40I2N

  • MM# 969759
  • Code de spécification SR865
  • Code de commande 5SEE9H40I2N
  • Progression A1
  • ECCN 3A991
  • CCATS NA
  • MDDS - Content ID 693869

Stratix® V 5SEE9 FPGA 5SEE9F45C4N

  • MM# 970655
  • Code de spécification SR8W2
  • Code de commande 5SEE9F45C4N
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 698413746296

Stratix® V 5SEE9 FPGA 5SEE9H40C2L

  • MM# 970656
  • Code de spécification SR8W3
  • Code de commande 5SEE9H40C2L
  • Progression A1
  • ECCN 3A991
  • CCATS NA
  • MDDS - Content ID 697678

Stratix® V 5SEE9 FPGA 5SEE9H40C2LN

  • MM# 970657
  • Code de spécification SR8W4
  • Code de commande 5SEE9H40C2LN
  • Progression A1
  • ECCN 3A991
  • CCATS NA
  • MDDS - Content ID 693397

Stratix® V 5SEE9 FPGA 5SEE9H40I3L

  • MM# 970658
  • Code de spécification SR8W5
  • Code de commande 5SEE9H40I3L
  • Progression A1
  • ECCN 3A991
  • CCATS NA
  • MDDS - Content ID 701756

Informations de conformité commerciale

  • ECCN Varie en fonction du produit
  • CCATS Varie en fonction du produit
  • US HTS 8542390001

Informations PCN

SR864

SR8W5

SRJH5

SR8W4

SR8W3

SRJH7

SR8W2

SRJH9

SRJH1

SRJH3

SR865

SRJH4

SR7NZ

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Modules logiques adaptatifs (ALM)

Le module logique adaptatif (ALM, Adaptive Logic Module) est le composant de base logique des appareils Intel® FPGA pris en charge. Il est conçu pour optimiser les performances et l'utilisation. Chaque ALM a plusieurs modes de fonctionnement différents, et peut mettre en œuvre une variété de fonctions logiques combinatoires et séquentielles différentes.

Registres du module logique adaptatif (ALM)

Les registres ALM sont les bits de registre (bascules) qui sont contenus dans les ALM et sont utilisés pour mettre en œuvre une logique séquentielle.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Contrôleurs de mémoire matériels

Les contrôleurs de mémoire matériels sont utilisés pour permettre la mise en place de systèmes de mémoire externe hautes performances attachés à Intel® FPGA. Un contrôleur de mémoire matériel permet d'économiser de l'énergie et des ressources FPGA par rapport à un contrôleur de mémoire souple équivalent, et prend en charge un fonctionnement à plus haute fréquence.

Interfaces de mémoire externes (EMIF)

Les protocoles d'interface de mémoire externe pris en charge par l'appareil Intel® FPGA.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.