FPGA Intel® Stratix® 10 TX 400

FPGA Intel® Stratix® 10 TX 400

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Ressources

Technologies avancées

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35E1VG

  • MM# 999LDJ
  • Code de spécification SRGNK
  • Code de commande 1ST040EH1F35E1VG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35E2LG

  • MM# 999LDK
  • Code de spécification SRGNL
  • Code de commande 1ST040EH1F35E2LG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35I1VG

  • MM# 999LDL
  • Code de spécification SRGNM
  • Code de commande 1ST040EH1F35I1VG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35I2VG

  • MM# 999LDT
  • Code de spécification SRGNN
  • Code de commande 1ST040EH1F35I2VG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35E1VG

  • MM# 999LDX
  • Code de spécification SRGNP
  • Code de commande 1ST040EH2F35E1VG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35E2LG

  • MM# 999LDZ
  • Code de spécification SRGNQ
  • Code de commande 1ST040EH2F35E2LG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35I1VG

  • MM# 999LF6
  • Code de spécification SRGNR
  • Code de commande 1ST040EH2F35I1VG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35I2VG

  • MM# 999LF7
  • Code de spécification SRGNS
  • Code de commande 1ST040EH2F35I2VG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH3F35E3XG

  • MM# 999LF8
  • Code de spécification SRGNT
  • Code de commande 1ST040EH3F35E3XG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH3F35I3XG

  • MM# 999LF9
  • Code de spécification SRGNU
  • Code de commande 1ST040EH3F35I3XG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35E2VG

  • MM# 999LFC
  • Code de spécification SRGNV
  • Code de commande 1ST040EH1F35E2VG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35E2VG

  • MM# 999LFK
  • Code de spécification SRGNW
  • Code de commande 1ST040EH2F35E2VG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH3F35E3VG

  • MM# 999LFP
  • Code de spécification SRGNX
  • Code de commande 1ST040EH3F35E3VG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35I2LG

  • MM# 999LG4
  • Code de spécification SRGNY
  • Code de commande 1ST040EH1F35I2LG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH3F35I3VG

  • MM# 999LGN
  • Code de spécification SRGNZ
  • Code de commande 1ST040EH3F35I3VG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35I2LG

  • MM# 999LGP
  • Code de spécification SRGP0
  • Code de commande 1ST040EH2F35I2LG
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35I1VGAS

  • MM# 999RNZ
  • Code de spécification SRH1G
  • Code de commande 1ST040EH1F35I1VGAS
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35I2LGAS

  • MM# 999RP0
  • Code de spécification SRH1H
  • Code de commande 1ST040EH1F35I2LGAS
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35I2VGAS

  • MM# 999RP7
  • Code de spécification SRH1J
  • Code de commande 1ST040EH1F35I2VGAS
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35I1VGAS

  • MM# 999RPA
  • Code de spécification SRH1K
  • Code de commande 1ST040EH2F35I1VGAS
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35I2LGAS

  • MM# 999RPC
  • Code de spécification SRH1L
  • Code de commande 1ST040EH2F35I2LGAS
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35I2VGAS

  • MM# 999RPD
  • Code de spécification SRH1M
  • Code de commande 1ST040EH2F35I2VGAS
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH3F35I3VGAS

  • MM# 999RPF
  • Code de spécification SRH1N
  • Code de commande 1ST040EH3F35I3VGAS
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35I1VGBK

  • MM# 99A730
  • Code de spécification SRK7X
  • Code de commande 1ST040EH1F35I1VGBK
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35I2LGBK

  • MM# 99A731
  • Code de spécification SRK7Y
  • Code de commande 1ST040EH1F35I2LGBK
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH1F35I2VGBK

  • MM# 99A732
  • Code de spécification SRK7Z
  • Code de commande 1ST040EH1F35I2VGBK
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35I1VGBK

  • MM# 99A733
  • Code de spécification SRK80
  • Code de commande 1ST040EH2F35I1VGBK
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35I2LGBK

  • MM# 99A734
  • Code de spécification SRK81
  • Code de commande 1ST040EH2F35I2LGBK
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH2F35I2VGBK

  • MM# 99A735
  • Code de spécification SRK82
  • Code de commande 1ST040EH2F35I2VGBK
  • Progression A0

Intel® Stratix® 10 TX 400 FPGA 1ST040EH3F35I3VGBK

  • MM# 99A736
  • Code de spécification SRK83
  • Code de commande 1ST040EH3F35I3VGBK
  • Progression A0

Informations de conformité commerciale

  • ECCN 5A002U
  • CCATS G178951
  • US HTS 8542390001

Informations PCN/MDDS

SRH1G

SRGP0

SRGNZ

SRGNY

SRGNX

SRGNW

SRGNV

SRGNM

SRGNL

SRH1N

SRGNK

SRH1M

SRH1L

SRH1K

SRH1J

SRK7X

SRK7Y

SRH1H

SRK7Z

SRGNU

SRGNT

SRGNS

SRGNR

SRGNQ

SRK80

SRGNP

SRK81

SRK82

SRGNN

SRK83

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Modules logiques adaptatifs (ALM)

Le module logique adaptatif (ALM, Adaptive Logic Module) est le composant de base logique des appareils Intel® FPGA pris en charge. Il est conçu pour optimiser les performances et l'utilisation. Chaque ALM a plusieurs modes de fonctionnement différents, et peut mettre en œuvre une variété de fonctions logiques combinatoires et séquentielles différentes.

Registres du module logique adaptatif (ALM)

Les registres ALM sont les bits de registre (bascules) qui sont contenus dans les ALM et sont utilisés pour mettre en œuvre une logique séquentielle.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Système processeur matériel (HPS)

Le système de processeur matériel (HPS, Hard Processor System) est un système complet de processeur matériel contenu dans l'infrastructure Intel® FPGA.

Contrôleurs de mémoire matériels

Les contrôleurs de mémoire matériels sont utilisés pour permettre la mise en place de systèmes de mémoire externe hautes performances attachés à Intel® FPGA. Un contrôleur de mémoire matériel permet d'économiser de l'énergie et des ressources FPGA par rapport à un contrôleur de mémoire souple équivalent, et prend en charge un fonctionnement à plus haute fréquence.

Interfaces de mémoire externes (EMIF)

Les protocoles d'interface de mémoire externe pris en charge par l'appareil Intel® FPGA.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)

Le nombre maximum d'émetteurs-récepteurs NRZ dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Débit de données maximal sans retour à zéro (NRZ)

Le débit maximal de données NRZ qui est pris en charge par les émetteurs-récepteurs NRZ.
† Le débit de données réel peut être inférieur en fonction de la vitesse de l'émetteur-récepteur.

Nombre maximal d'émetteurs-récepteurs à modulation d'impulsions en amplitude (PAM4, Pulse-Amplitude Modulation)

Le nombre maximum d'émetteurs-récepteurs PAM4 dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Débit de données maximal à modulation d'impulsions en amplitude (PAM4)

Le débit maximum de données PAM4 qui est pris en charge par les émetteurs-récepteurs PAM4.
† Le débit de données réel peut être inférieur en fonction de la vitesse de l'émetteur-récepteur.

IP matérielle de protocole d'émetteur-récepteur

Propriété intellectuelle matérielle disponible dans l'appareil Intel® FPGA pour prendre en charge les émetteurs-récepteurs série à haute vitesse. La propriété intellectuelle matérielle du protocole de l'émetteur-récepteur permet d'économiser de l'énergie et des ressources FPGA par rapport à la propriété intellectuelle logicielle équivalente, et simplifie la mise en œuvre du protocole série.

Hyper-registres

Les hyper-registres sont des bits de registre supplémentaires (bascules) situés dans l'interconnexion de certaines familles d'appareils Intel® FPGA, ce qui permet de re-synchroniser et de pipeliner l'interconnexion pour permettre une fréquence d'horloge plus élevée dans l'infrastructure FPGA.

Sécurité du flux binaire des FPGA

En fonction de la famille de périphériques Intel® FPGA, plusieurs fonctions de sécurité permettant d'empêcher la copie du flux binaire du client et de détecter les tentatives de piratage de l'appareil pendant son fonctionnement sont disponibles.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.