CPLD MAX® V 5M160Z
Caractéristiques techniques
Comparer les produits Intel®
Infos essentielles
-
Ensemble de produits
CPLD MAX® V
-
état
Launched
-
Date de lancement
2010
-
Lithographie
180 nm
Connectez-vous avec votre compte CNDA pour voir les détails de référence supplémentaires.
Ressources
Caractéristiques
-
Oscillateur interne
Oui
-
Réinitialisation rapide de l'alimentation
Oui
-
Boundary-scan JTAG
Oui
-
JTAG ISP
Oui
-
Registres d'entrée rapide
Oui
-
Puissance programmable du registre
Oui
-
Traducteur JTAG
Oui
-
ISP en temps réel
Oui
-
E/S multivoltage
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
-
Banques d'alimentation d'E/S
2
-
Activation maximale des sorties
79
-
LVTTL/LVCMOS
Oui
-
Sortie LVDS émulées
Oui
-
Déclencheurs Schmitt
Oui
-
Vitesse de balayage programmable
Oui
-
Résistances de tirage programmables
Oui
-
Broches GND programmables
Oui
-
Sorties à drain ouvert
Oui
-
Maintien du bus
Oui
Spécifications du package
-
Options de packages
M68, M100, E64, T100
-
Taille du conditionnement
5mm x 5mm, 6mm x 6mm, 9mm x 9mm, 16mm x 16mm
Infos supplémentaires
-
URL d'infos complémentaires
Product Table (Family Comparison)
Datasheet
All FPGA Documentation
Commande et conformité
Connectez-vous avec votre compte CNDA pour voir les détails de référence supplémentaires.
Commande et spécifications
Informations de conformité commerciale
- ECCN EAR99
- CCATS NA
- US HTS 8542390001
Informations PCN
SR4T4
- 965737 PCN
SR7NK
- 969129 PCN
SR54Z
- 966143 PCN
SR54Y
- 966142 PCN
SR71C
- 968400 PCN
SR8VV
- 970648 PCN
Pilotes et logiciels
Descriptif
Type
Plus
Système d'exploitation
Version
Date
Tous
Voir détails
Télécharger
Aucun résultat trouvé pour
Y
/apps/intel/arksuite/template/arkProductPageTemplate
Pilotes et logiciels les plus récents
Date de lancement
Date à laquelle le produit a été commercialisé pour la première fois.
Lithographie
La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.
Éléments logiques (EL)
Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.
Macrocellules équivalentes
Le ratio « macrocellule équivalente » typique est d'environ 1,3 LE par macrocellule, selon des données empiriques.
Délai broche à broche
Le délai broche à broche est le temps nécessaire à un signal provenant d'une broche d'entrée pour se propager à travers la logique combinatoire et apparaître sur une broche de sortie externe.
Mémoire flash utilisateur
La mémoire flash utilisateur (UFM, User Flash Memory) permet d'accéder aux blocs de mémoire flash série de ces appareils.
Logique convertible en mémoire
Les LE inutilisées peuvent être converties en mémoire. Le nombre total de bits de LE RAM disponibles dépend des configurations du mode de mémoire, de la profondeur et de la largeur de la mémoire instanciée.
Oscillateur interne
L'oscillateur interne est utilisé pour répondre aux exigences d'horloge de nombreuses conceptions et éliminer la nécessité d'un circuit d'horloge externe.
Réinitialisation rapide de l'alimentation
Réinitialisation rapide de l'ensemble de la conception à un état initial et connu après la détection de l'alimentation électrique.
Boundary-scan JTAG
Test qui isole les circuits internes d'un appareil de ses circuits d'E/S.
JTAG ISP
Programmabilité dans le système via l'interface JTAG.
Registres d'entrée rapide
Registres d'entrée dans les cellules d'E/S qui ont une connexion rapide et directe depuis les broches d'E/S.
Puissance programmable du registre
Active les sorties enregistrées pour qu'elles soient activées pendant une durée spécifique à la mise sous tension par le logiciel Quartus II.
Traducteur JTAG
Permet l'accès au JTAG TAP et aux signaux d'état lorsque l'instruction USER0 ou USER1 est émise vers le JTAG TAP.
ISP en temps réel
Peut programmer l'appareil pris en charge pendant que l'appareil est encore en fonctionnement.
E/S multivoltage
Permettre aux appareils de tous les conditionnements de s'interfacer avec des systèmes de tensions d'alimentation différentes. †Une résistance externe doit être utilisée pour une tolérance de 5 V.
Banques d'alimentation d'E/S
Un groupe de broches d'E/S qui sont regroupées dans le but de spécifier les normes d'E/S. A mettre sous tension pendant le fonctionnement de l'appareil.
Activation maximale des sorties
Nombre maximal d'entrées de commande qui permettent ou empêchent la sortie de données de l'appareil.
LVTTL/LVCMOS
Logique transistor à transistor à basse tension / Semi-conducteur à oxyde métallique complémentaire à basse tension
Sortie LVDS émulées
Sortie de signalisation différentielle à faible tension
Déclencheurs Schmitt
Permet aux tampons d'entrée de répondre à des taux de fronts d'entrée lents par un taux de fronts de sortie rapide.
Vitesse de balayage programmable
Contrôle du taux de balayage de la sortie qui peut être configuré pour un faible bruit ou des performances à grande vitesse.
Résistances de tirage programmables
Chaque broche d'E/S de l'appareil fournit une résistance de tirage programmable en option en mode utilisateur. Si cette fonction est activée pour une broche d'E/S, la résistance de tirage maintient la sortie au niveau VCCIO de la banque de la broche de sortie.
Broches GND programmables
Chaque broche d'E/S non utilisée de l'appareil peut être utilisée comme broche de masse supplémentaire.
Sorties à drain ouvert
Les appareils fournissent une sortie à drain ouvert (équivalente à un collecteur ouvert) pour chaque broche d'E/S. Cette sortie à drain ouvert permet à l'appareil de fournir des signaux de commande de niveau système qui peuvent être activés par plusieurs appareils.
Maintien du bus
Chaque broche d'E/S de l'appareil offre une fonction optionnelle de maintien du bus. Le circuit de maintien du bus peut maintenir le signal sur une broche d'E/S à son dernier état.
Options de packages
Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.
Toutes les informations fournies sont sujettes à modification à tout moment et sans préavis. Intel se réserve le droit de modifier le cycle de production, les caractéristiques et les descriptions de ses produits sans préavis. Les informations contenues ici sont fournies « en l'état » et Intel ne formule aucune déclaration ou garantie au regard de l'exactitude des informations, des caractéristiques, de la disponibilité, des fonctionnalités ou de la compatibilité des produits répertoriés. Pour plus d'informations, renseignez-vous auprès du fabricant du produit ou du système concerné.
Les classifications Intel sont uniquement destinées à des fins générales, éducatives et de planification, et consistent en des numéros ECCN (Export Control Classification Numbers) et des numéros HTS (Harmonized Tariff Schedule). Les classifications Intel sont utilisées sans avoir recours à Intel et ne doivent pas être interprétées comme une déclaration ou garantie quant aux numéros ECCN ou HTS corrects. En tant qu'importateur et/ou exportateur, il convient à votre entreprise de déterminer la classification correcte de la transaction.
Reportez-vous à la fiche technique pour connaître les propriétés et les caractéristiques officielles du produit.
‡ Cette fonction peut ne pas être disponible sur tous les systèmes informatiques. Renseignez-vous auprès du fabricant de l'ordinateur pour savoir si votre système propose cette fonction ou indiquez les caractéristiques techniques (carte mère, processeur, chipset, bloc d'alimentation, disque dur, contrôleur graphique, mémoire, BIOS, pilotes, moniteur de machine virtuelle (VMM), logiciel de plateforme et/ou système d'exploitation) pour obtenir des informations sur la compatibilité des fonctions. Les fonctionnalités, performances et autres avantages de cette fonction peuvent varier en fonction de la configuration système.
Les références "annoncées" ne sont pas encore disponibles. Consultez la date de lancement pour connaître la disponibilité.