CPLD MAX® V 5M80Z

Caractéristiques techniques

Commande et conformité

Commande et spécifications

MAX® V 5M80Z CPLD 5M80ZE64C4N

  • MM# 966149
  • Code de spécification SR555
  • Code de commande 5M80ZE64C4N
  • Progression A1
  • MDDS - Content ID 701456

MAX® V 5M80Z CPLD 5M80ZM68C4N

  • MM# 970654
  • Code de spécification SR8W1
  • Code de commande 5M80ZM68C4N
  • Progression A1
  • MDDS - Content ID 702638

MAX® V 5M80Z CPLD 5M80ZM68C5N

  • MM# 973798
  • Code de spécification SRBNT
  • Code de commande 5M80ZM68C5N
  • Progression A1
  • MDDS - Content ID 698564

MAX® V 5M80Z CPLD 5M80ZM68I5N

  • MM# 973799
  • Code de spécification SRBNU
  • Code de commande 5M80ZM68I5N
  • Progression A1
  • MDDS - Content ID 691577

Informations de conformité commerciale

  • ECCN EAR99
  • CCATS NA
  • US HTS 8542390001

Informations PCN

SR555

SR8W1

SRBNU

SRBNT

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Assistance

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Macrocellules équivalentes

Le ratio « macrocellule équivalente » typique est d'environ 1,3 LE par macrocellule, selon des données empiriques.

Délai broche à broche

Le délai broche à broche est le temps nécessaire à un signal provenant d'une broche d'entrée pour se propager à travers la logique combinatoire et apparaître sur une broche de sortie externe.

Mémoire flash utilisateur

La mémoire flash utilisateur (UFM, User Flash Memory) permet d'accéder aux blocs de mémoire flash série de ces appareils.

Logique convertible en mémoire

Les LE inutilisées peuvent être converties en mémoire. Le nombre total de bits de LE RAM disponibles dépend des configurations du mode de mémoire, de la profondeur et de la largeur de la mémoire instanciée.

Oscillateur interne

L'oscillateur interne est utilisé pour répondre aux exigences d'horloge de nombreuses conceptions et éliminer la nécessité d'un circuit d'horloge externe.

Réinitialisation rapide de l'alimentation

Réinitialisation rapide de l'ensemble de la conception à un état initial et connu après la détection de l'alimentation électrique.

Boundary-scan JTAG

Test qui isole les circuits internes d'un appareil de ses circuits d'E/S.

JTAG ISP

Programmabilité dans le système via l'interface JTAG.

Registres d'entrée rapide

Registres d'entrée dans les cellules d'E/S qui ont une connexion rapide et directe depuis les broches d'E/S.

Puissance programmable du registre

Active les sorties enregistrées pour qu'elles soient activées pendant une durée spécifique à la mise sous tension par le logiciel Quartus II.

Traducteur JTAG

Permet l'accès au JTAG TAP et aux signaux d'état lorsque l'instruction USER0 ou USER1 est émise vers le JTAG TAP.

ISP en temps réel

Peut programmer l'appareil pris en charge pendant que l'appareil est encore en fonctionnement.

E/S multivoltage

Permettre aux appareils de tous les conditionnements de s'interfacer avec des systèmes de tensions d'alimentation différentes. Une résistance externe doit être utilisée pour une tolérance de 5 V.

Banques d'alimentation d'E/S

Un groupe de broches d'E/S qui sont regroupées dans le but de spécifier les normes d'E/S. A mettre sous tension pendant le fonctionnement de l'appareil.

Activation maximale des sorties

Nombre maximal d'entrées de commande qui permettent ou empêchent la sortie de données de l'appareil.

LVTTL/LVCMOS

Logique transistor à transistor à basse tension / Semi-conducteur à oxyde métallique complémentaire à basse tension

Sortie LVDS émulées

Sortie de signalisation différentielle à faible tension

Déclencheurs Schmitt

Permet aux tampons d'entrée de répondre à des taux de fronts d'entrée lents par un taux de fronts de sortie rapide.

Vitesse de balayage programmable

Contrôle du taux de balayage de la sortie qui peut être configuré pour un faible bruit ou des performances à grande vitesse.

Résistances de tirage programmables

Chaque broche d'E/S de l'appareil fournit une résistance de tirage programmable en option en mode utilisateur. Si cette fonction est activée pour une broche d'E/S, la résistance de tirage maintient la sortie au niveau VCCIO de la banque de la broche de sortie.

Broches GND programmables

Chaque broche d'E/S non utilisée de l'appareil peut être utilisée comme broche de masse supplémentaire.

Sorties à drain ouvert

Les appareils fournissent une sortie à drain ouvert (équivalente à un collecteur ouvert) pour chaque broche d'E/S. Cette sortie à drain ouvert permet à l'appareil de fournir des signaux de commande de niveau système qui peuvent être activés par plusieurs appareils.

Maintien du bus

Chaque broche d'E/S de l'appareil offre une fonction optionnelle de maintien du bus. Le circuit de maintien du bus peut maintenir le signal sur une broche d'E/S à son dernier état.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.