FPGA Cyclone® V 5CGTD7

Especificaciones

Especificaciones de I/O

Especificaciones del paquete

Información adicional

Pedido y cumplimiento

Pedido e información sobre las especificaciones

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5U19A7N

  • MM# 965687
  • Código de especif. SR4RN
  • Código de pedido 5CGTFD7C5U19A7N
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5U19C7N

  • MM# 965688
  • Código de especif. SR4RP
  • Código de pedido 5CGTFD7C5U19C7N
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F31I7N

  • MM# 965689
  • Código de especif. SR4RQ
  • Código de pedido 5CGTFD7D5F31I7N
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F27I7N

  • MM# 965958
  • Código de especif. SR4ZK
  • Código de pedido 5CGTFD7D5F27I7N
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7B5M15I7N

  • MM# 968074
  • Código de especif. SR6S0
  • Código de pedido 5CGTFD7B5M15I7N
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7B5M15C7N

  • MM# 968211
  • Código de especif. SR6W0
  • Código de pedido 5CGTFD7B5M15C7N
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5F23C7N

  • MM# 968212
  • Código de especif. SR6W1
  • Código de pedido 5CGTFD7C5F23C7N
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F31C7N

  • MM# 968349
  • Código de especif. SR700
  • Código de pedido 5CGTFD7D5F31C7N
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5U19I7N

  • MM# 968904
  • Código de especif. SR7G1
  • Código de pedido 5CGTFD7C5U19I7N
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F27C7N

  • MM# 968905
  • Código de especif. SR7G2
  • Código de pedido 5CGTFD7D5F27C7N
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5F23I7

  • MM# 970600
  • Código de especif. SR8UF
  • Código de pedido 5CGTFD7C5F23I7
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5F23I7N

  • MM# 970601
  • Código de especif. SR8UG
  • Código de pedido 5CGTFD7C5F23I7N
  • Versión A1

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F27I7

  • MM# 970602
  • Código de especif. SR8UH
  • Código de pedido 5CGTFD7D5F27I7
  • Versión A1

Información sobre el cumplimiento de normativas

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

Información sobre PCN/MDDS

SR4RQ

SR6S0

SR4RP

SR4RN

SR6W1

SR6W0

SR700

SR4ZK

SR7G2

SR7G1

SR8UH

SR8UG

SR8UF

Controladores y software

Últimos controladores y software

Descargas disponibles:
Todo

Nombre

Fecha de lanzamiento

La fecha en que se presentó inicialmente el producto.

Litografía

Litografía se refiere a la tecnología de semiconducción que se utiliza para fabricar el circuito integrado, indicada en nanómetros (nm), y es un indicador del tamaño de las funciones incluidas en el semiconductor.

Elementos lógicos (LE)

Los elementos lógicos (LE) son las unidades de lógica más pequeñas de la arquitectura Intel® FPGA. Los LE son compactos y proporcionan características avanzadas con un uso lógico eficiente.

Módulos lógicos adaptables (ALM)

El módulo lógico adaptable (ALM, por sus siglas en inglés) es el componente lógico básico en los dispositivos FPGA de Intel® compatibles y está diseñado para maximizar el desempeño y la utilización. Cada ALM tiene varios modos de funcionamiento diferentes y puede implementar una variedad de diferentes funciones lógicas combinatorias y secuenciales.

Registros del módulo lógico adaptativo (ALM)

Los registros de ALM son aquellos bits de registro (biestables) que están contenidos en los ALM y se utilizan para implementar la lógica secuencial.

Bucles con bloqueo de fase de tejido y E/S (PPL)

Los PLL de tejido y E/S se utilizan para simplificar el diseño y la implementación de las redes de relojes del tejido de FPGA Intel®, y también las redes de relojes asociadas con las celdas de E/S en el dispositivo.

Memoria integrada máxima

La capacidad total de todos los bloques de memoria integrados en el tejido programable del dispositivo FPGA Intel®.

Bloques de procesamiento de señal digital (DSP)

El bloque de procesamiento de señal digital (DSP, por sus siglas en inglés) es el componente matemático básico en los dispositivos FPGA Intel® compatibles y contiene acumuladores y multiplicadores de alto desempeño para implementar una variedad de funciones de procesamiento de señales digitales.

Formato de procesamiento de señal digital (DSP)

Según la familia de dispositivos FPGA Intel®, el bloque DSP es compatible con diferentes formatos como punto flotante duro, punto fijo duro, multiplicar y acumular, y solo multiplicar.

Controladores de memoria física

Los controladores de memoria física se utilizan para habilitar los sistemas de memoria externa de alto desempeño conectados a FPGA Intel®. Un controlador de memoria física ahorra recursos de FPGA y potencia en comparación con el controlador de memoria virtual equivalente y es compatible con un funcionamiento de mayor frecuencia.

Interfaces de memoria externa (EMIF)

Protocolos de interfaz de memoria externa compatibles con el dispositivo FPGA Intel®.

Recuento máximo de E/S de usuarios

El número máximo de pines de E/S de propósito general en el dispositivo FPGA Intel®, en el paquete más grande.
† El recuento real puede ser menor según el paquete.

Compatibilidad con normas de E/S

Los estándares de interfaz de E/S de propósito general compatibles con el dispositivo FPGA Intel®.

Pares LVDS máximos

El número máximo de pares de LVDS que se pueden configurar en el dispositivo FPGA Intel®, en el paquete más grande. Consulte la documentación del dispositivo para conocer el recuento real de pares de RX y TX LVDS, por tipo de paquete.

Transceptores máximos de no regreso a cero (NRZ)

El número máximo de transceptores de NRZ en el dispositivo FPGA Intel®, en el paquete más grande disponible.
† El recuento real puede ser menor según el paquete.

Velocidad máxima de datos de no regreso a cero (NRZ)

Velocidad máxima de datos de NRZ que es compatible con los transceptores de NRZ.
† La velocidad de datos real puede ser menor según la marca de velocidad del transceptor.

Dirección IP física de protocolo de transceptor

Propiedad intelectual física disponible en el dispositivo FPGA Intel® para ser compatible con los transceptores seriales de alta velocidad. La dirección IP física de protocolo del transceptor ahorra recursos de FPGA y potencia en comparación con la IP virtual equivalente y simplifica la implementación del protocolo serial.

Seguridad de Bitstream FPGA

Según la familia de dispositivos Intel FPGA, hay diversas características de seguridad disponibles para evitar la copia del bitstream del cliente y detectar los intentos de manipular el dispositivo durante la operación.

Convertidor de análogo a digital

El convertidor de analógico a digital es un recurso de conversión de datos disponible en algunas familias de dispositivos Intel FPGA.

Opciones de embalaje

Los dispositivos FPGA Intel® están disponibles en diferentes tamaños de paquetes, con diferentes cantidades de E/S y transceptores, para satisfacer los requisitos de sistema del cliente.