Intel® Cyclone® 10 10CL120 FPGA

Intel® Cyclone® 10 10CL120 FPGA

Spezifikationen

I/O-Spezifikationen

Package-Spezifikationen

Zusätzliche Informationen

Aufgabe von Bestellungen und Einhaltung von Vorschriften

Informationen zu Bestellungen und Spezifikationen

Intel® Cyclone® 10 10CL120 FPGA 10CL120YF780I7G

  • MM# 965474
  • Spec-Code SR4KK
  • Bestellbezeichnung 10CL120YF780I7G
  • Stepping A1

Intel® Cyclone® 10 10CL120 FPGA 10CL120YF780C8G

  • MM# 967739
  • Spec-Code SR6GN
  • Bestellbezeichnung 10CL120YF780C8G
  • Stepping A1

Intel® Cyclone® 10 10CL120 FPGA 10CL120ZF780I8G

  • MM# 967740
  • Spec-Code SR6GP
  • Bestellbezeichnung 10CL120ZF780I8G
  • Stepping A1

Informationen zur Einhaltung von Handelsvorschriften

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

PCN-/MDDS-Informationen

SR4KK

SR6GP

SR6GN

Treiber und Software

Neueste Treiber und Software

Verfügbare Downloads:
Alle

Name

Einführungsdatum

Das Datum, an dem das Produkt erstmals auf dem Markt eingeführt wurde.

Lithographie

„Lithographie“ bezieht sich auf die Halbleitertechnik, die für die Herstellung einer integrierten Leiterplatine verwendet und in Nanometern (nm) angegeben wird. Dadurch wird der Funktionsumfang des Halbleiters angezeigt.

Logikelemente (LE)

Logikelemente (LEs) sind die kleinsten Logikeinheiten in der Intel® FPGA-Architektur. LEs sind kompakt und bieten erweiterte Funktionen mit effizienter Logiknutzung.

Fabric- und I/O-Phasenregelkreise (PLLs)

Fabric- und IO-PLLs werden zur Vereinfachung des Designs und der Implementierung der Taktnetzwerke in der Intel FPGA Fabric sowie der mit den IO-Zellen im Gerät verbundenen Taktnetzwerke verwendet.

Maximaler integrierter Speicher

Die Gesamtkapazität aller eingebetteten Speicherblöcke in der programmierbaren Struktur des Intel FPGA-Geräts.

Blöcke für die digitale Signalverarbeitung (DSP)

Der digitale Signalverarbeitungsblock (DSP) ist der mathematische Baustein in unterstützten Intel FPGA-Geräten und enthält leistungsstarke Multiplikatoren und Akkumulatoren zur Implementierung einer Vielzahl von digitalen Signalverarbeitungsfunktionen.

Format für die digitale Signalverarbeitung (DSP)

Je nach Gerätereihe des Intel FPGA unterstützt der DSP-Block verschiedene Formate wie hartes Gleitkomma, hartes Festkomma, Multiplikation und Akkumulation oder nur Multiplikation.

Maximaler Benutzer I/O-Wert

Die maximale Anzahl von Allzweck-E/A-Pins im Intel FPGA Gerät, im größten verfügbaren Paket.
† Die tatsächliche Anzahl kann je nach Paket niedriger sein.

I/O-Standards-Unterstützung

Die vom Intel FPGA Gerät unterstützten Standards für die Allzweck-E/A-Schnittstelle.

Maximale LVDS-Paare

Die maximale Anzahl von LVDS die im Intel FPGA Gerät konfiguriert werden können, im größten verfügbaren Paket. Die tatsächliche Anzahl der RX- und TX-LVDS-Paare je nach Paket-Typ finden Sie in der Gerätedokumentation.

Paketoptionen

Intel FPGA Geräte sind in verschiedenen Paketgrößen mit unterschiedlichen E/A- und Transceiver-Zahlen erhältlich, um den Systemanforderungen der Kunden gerecht zu werden.