Arria® V 5AGXA7 FPGA

Arria® V 5AGXA7 FPGA

Spezifikationen

I/O-Spezifikationen

Innovative technische Funktionen

Package-Spezifikationen

Zusätzliche Informationen

Aufgabe von Bestellungen und Einhaltung von Vorschriften

Informationen zu Bestellungen und Spezifikationen

Arria® V 5AGXA7 FPGA 5AGXFA7H4F35I5G

  • MM# 965905
  • Spec-Code SR4Y1
  • Bestellbezeichnung 5AGXFA7H4F35I5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXFA7H4F35I3G

  • MM# 970556
  • Spec-Code SR8T5
  • Bestellbezeichnung 5AGXFA7H4F35I3G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXFA7H4F35C5G

  • MM# 978995
  • Spec-Code SRCZC
  • Bestellbezeichnung 5AGXFA7H4F35C5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D4F35C4G

  • MM# 999FG2
  • Spec-Code SRFFQ
  • Bestellbezeichnung 5AGXBA7D4F35C4G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7G4F31I5G

  • MM# 999FZV
  • Spec-Code SRFKE
  • Bestellbezeichnung 5AGXMA7G4F31I5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D4F27C4G

  • MM# 999G13
  • Spec-Code SRFLC
  • Bestellbezeichnung 5AGXBA7D4F27C4G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D4F27C5G

  • MM# 999G15
  • Spec-Code SRFLD
  • Bestellbezeichnung 5AGXBA7D4F27C5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D4F27I5G

  • MM# 999G17
  • Spec-Code SRFLE
  • Bestellbezeichnung 5AGXBA7D4F27I5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D4F31C4G

  • MM# 999G18
  • Spec-Code SRFLF
  • Bestellbezeichnung 5AGXBA7D4F31C4G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D4F31C5G

  • MM# 999G1A
  • Spec-Code SRFLG
  • Bestellbezeichnung 5AGXBA7D4F31C5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D4F31I5G

  • MM# 999G1C
  • Spec-Code SRFLH
  • Bestellbezeichnung 5AGXBA7D4F31I5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D4F35C5G

  • MM# 999G1D
  • Spec-Code SRFLJ
  • Bestellbezeichnung 5AGXBA7D4F35C5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D4F35I5G

  • MM# 999G1F
  • Spec-Code SRFLK
  • Bestellbezeichnung 5AGXBA7D4F35I5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D6F27C6G

  • MM# 999G1G
  • Spec-Code SRFLL
  • Bestellbezeichnung 5AGXBA7D6F27C6G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D6F31C6G

  • MM# 999G1J
  • Spec-Code SRFLM
  • Bestellbezeichnung 5AGXBA7D6F31C6G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D6F35C6G

  • MM# 999G1K
  • Spec-Code SRFLN
  • Bestellbezeichnung 5AGXBA7D6F35C6G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXFA7H4F35C4G

  • MM# 999G2H
  • Spec-Code SRFMC
  • Bestellbezeichnung 5AGXFA7H4F35C4G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXFA7H6F35C6G

  • MM# 999G2J
  • Spec-Code SRFMD
  • Bestellbezeichnung 5AGXFA7H6F35C6G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7D4F27C4G

  • MM# 999G45
  • Spec-Code SRFNK
  • Bestellbezeichnung 5AGXMA7D4F27C4G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7D4F27C5G

  • MM# 999G47
  • Spec-Code SRFNL
  • Bestellbezeichnung 5AGXMA7D4F27C5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7D4F27I3G

  • MM# 999G48
  • Spec-Code SRFNM
  • Bestellbezeichnung 5AGXMA7D4F27I3G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7D4F27I5G

  • MM# 999G49
  • Spec-Code SRFNN
  • Bestellbezeichnung 5AGXMA7D4F27I5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7D6F27C6G

  • MM# 999G4A
  • Spec-Code SRFNP
  • Bestellbezeichnung 5AGXMA7D6F27C6G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7G4F31C4G

  • MM# 999G4C
  • Spec-Code SRFNQ
  • Bestellbezeichnung 5AGXMA7G4F31C4G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7G4F31C5G

  • MM# 999G4D
  • Spec-Code SRFNR
  • Bestellbezeichnung 5AGXMA7G4F31C5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7G4F31I3G

  • MM# 999G4F
  • Spec-Code SRFNS
  • Bestellbezeichnung 5AGXMA7G4F31I3G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7G4F35C4G

  • MM# 999G4G
  • Spec-Code SRFNT
  • Bestellbezeichnung 5AGXMA7G4F35C4G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7G4F35C5G

  • MM# 999G4H
  • Spec-Code SRFNU
  • Bestellbezeichnung 5AGXMA7G4F35C5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7G4F35I5G

  • MM# 999G4J
  • Spec-Code SRFNV
  • Bestellbezeichnung 5AGXMA7G4F35I5G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7G6F31C6G

  • MM# 999G4L
  • Spec-Code SRFNW
  • Bestellbezeichnung 5AGXMA7G6F31C6G
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7G6F35C6G

  • MM# 999G4M
  • Spec-Code SRFNX
  • Bestellbezeichnung 5AGXMA7G6F35C6G
  • Stepping A1

Eingestellt und aus dem Angebot genommen

Arria® V 5AGXA7 FPGA 5AGXFA7H4F35I3

  • MM# 968132
  • Spec-Code SR6TP
  • Bestellbezeichnung 5AGXFA7H4F35I3
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7G4F31C4N

  • MM# 968310
  • Spec-Code SR6YV
  • Bestellbezeichnung 5AGXMA7G4F31C4N
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7G4F31I3

  • MM# 968856
  • Spec-Code SR7EL
  • Bestellbezeichnung 5AGXMA7G4F31I3
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXBA7D4F35C4N

  • MM# 969553
  • Spec-Code SR803
  • Bestellbezeichnung 5AGXBA7D4F35C4N
  • Stepping A1

Arria® V 5AGXA7 FPGA 5AGXMA7D4F27I5N

  • MM# 973713
  • Spec-Code SRBLE
  • Bestellbezeichnung 5AGXMA7D4F27I5N
  • Stepping A1

Informationen zur Einhaltung von Handelsvorschriften

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

PCN-/MDDS-Informationen

SR6TP

SRFLD

SRFLC

SR803

SRBLE

SRFKE

SR4Y1

SRCZC

SR6YV

SRFFQ

SRFNX

SRFNW

SR7EL

SRFMD

SRFMC

SR8T5

SRFLL

SRFNN

SRFLK

SRFNM

SRFLJ

SRFNL

SRFNK

SRFLH

SRFLG

SRFLF

SRFLE

SRFNV

SRFNU

SRFNT

SRFNS

SRFNR

SRFNQ

SRFLN

SRFNP

SRFLM

Treiber und Software

Neueste Treiber und Software

Verfügbare Downloads:
Alle

Name

Einführungsdatum

Das Datum, an dem das Produkt erstmals auf dem Markt eingeführt wurde.

Lithographie

„Lithographie“ bezieht sich auf die Halbleitertechnik, die für die Herstellung einer integrierten Leiterplatine verwendet und in Nanometern (nm) angegeben wird. Dadurch wird der Funktionsumfang des Halbleiters angezeigt.

Logikelemente (LE)

Logikelemente (LEs) sind die kleinsten Logikeinheiten in der Intel® FPGA-Architektur. LEs sind kompakt und bieten erweiterte Funktionen mit effizienter Logiknutzung.

Adaptive Logik-Module (ALM)

Das Adaptive Logic Module (ALM) ist der Logikbaustein in unterstützten Intel FPGA-Geräten und wurde entwickelt, um sowohl die Leistung als auch die Auslastung zu maximieren. Jedes ALM hat mehrere verschiedene Arbeitsweisen und kann eine Vielzahl verschiedener kombinatorischer und sequentieller logischer Funktionen implementieren.

ALM-Register (Adaptive Logic Module)

ALM-Register sind die Registerbits (Flip-Flops), die in den ALMs enthalten sind und zur Implementierung sequentieller Logik verwendet werden.

Fabric- und I/O-Phasenregelkreise (PLLs)

Fabric- und IO-PLLs werden zur Vereinfachung des Designs und der Implementierung der Taktnetzwerke in der Intel FPGA Fabric sowie der mit den IO-Zellen im Gerät verbundenen Taktnetzwerke verwendet.

Maximaler integrierter Speicher

Die Gesamtkapazität aller eingebetteten Speicherblöcke in der programmierbaren Struktur des Intel FPGA-Geräts.

Blöcke für die digitale Signalverarbeitung (DSP)

Der digitale Signalverarbeitungsblock (DSP) ist der mathematische Baustein in unterstützten Intel FPGA-Geräten und enthält leistungsstarke Multiplikatoren und Akkumulatoren zur Implementierung einer Vielzahl von digitalen Signalverarbeitungsfunktionen.

Format für die digitale Signalverarbeitung (DSP)

Je nach Gerätereihe des Intel FPGA unterstützt der DSP-Block verschiedene Formate wie hartes Gleitkomma, hartes Festkomma, Multiplikation und Akkumulation oder nur Multiplikation.

Festspeichercontroller

Festspeichercontroller werden verwendet, um leistungsstarke externe Speichersysteme zu ermöglichen, die an das Intel FPGA angeschlossen sind. Ein Festspeichercontroller spart im Vergleich zu einem entsprechenden Soft-Memory-Controller Strom und FPGA-Ressourcen und unterstützt einen Betrieb mit höherer Frequenz.

External Memory Interfaces (EMIF)

Die vom Intel FPGA Gerät unterstützten externen Speicherschnittstellenprotokolle.

Maximaler Benutzer I/O-Wert

Die maximale Anzahl von Allzweck-E/A-Pins im Intel FPGA Gerät, im größten verfügbaren Paket.
† Die tatsächliche Anzahl kann je nach Paket niedriger sein.

I/O-Standards-Unterstützung

Die vom Intel FPGA Gerät unterstützten Standards für die Allzweck-E/A-Schnittstelle.

Maximale LVDS-Paare

Die maximale Anzahl von LVDS die im Intel FPGA Gerät konfiguriert werden können, im größten verfügbaren Paket. Die tatsächliche Anzahl der RX- und TX-LVDS-Paare je nach Paket-Typ finden Sie in der Gerätedokumentation.

Maximale Non-Return to Zero (NRZ) Transceiver

Die maximale Anzahl von NRZ im Intel FPGA Gerät im größten verfügbaren Paket.
† Die tatsächliche Anzahl kann je nach Paket niedriger sein.

Maximale Non-Return to Zero (NRZ) Datenrate

Die maximale NRZ Datenrate, die von den NRZ Transceivern unterstützt wird.
† Die tatsächliche Datenrate kann je nach Transceiver-Geschwindigkeitsklasse niedriger sein.

Transceiver Protocol Hard IP

Hartes geistiges Eigentum, das im Intel FPGA Gerät zur Unterstützung der seriellen Hochgeschwindigkeitstransceiver verfügbar ist. Die Transceiver Protokoll Hard IP spart im Vergleich zur entsprechenden Soft-IP Strom und FPGA-Ressourcen und vereinfacht die Implementierung des seriellen Protokolls.

FPGA-Bitstrom-Sicherheit

Je nach Intel FPGA-Gerätereihe stehen verschiedene Sicherheitsfunktionen zur Verfügung, um das Kopieren des Bitstorms des Kunden zu verhindern und Manipulationsversuche am Gerät während des Betriebs zu erkennen.

Analog/Digital-Konverter

Der Analog/Digital-Konverter ist eine Datenkonverter-Ressource, die von einigen Intel FPGA-Gerätereihen unterstützt wird.

Paketoptionen

Intel FPGA Geräte sind in verschiedenen Paketgrößen mit unterschiedlichen E/A- und Transceiver-Zahlen erhältlich, um den Systemanforderungen der Kunden gerecht zu werden.