Intel® Stratix® 10 TX 1650 FPGA

Spezifikationen

Ressourcen

I/O-Spezifikationen

Innovative technische Funktionen

Package-Spezifikationen

Zusätzliche Informationen

Aufgabe von Bestellungen und Einhaltung von Vorschriften

Informationen zu Bestellungen und Spezifikationen

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50E1VG

  • MM# 986198
  • Spec-Code SREVU
  • Bestellbezeichnung 1ST165EU1F50E1VG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50I1VG

  • MM# 986199
  • Spec-Code SREVV
  • Bestellbezeichnung 1ST165EU1F50I1VG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50E1VG

  • MM# 986200
  • Spec-Code SREVW
  • Bestellbezeichnung 1ST165EU2F50E1VG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50E2LG

  • MM# 986201
  • Spec-Code SREVX
  • Bestellbezeichnung 1ST165EU2F50E2LG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50E2VG

  • MM# 986202
  • Spec-Code SREVY
  • Bestellbezeichnung 1ST165EU2F50E2VG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I1VG

  • MM# 986203
  • Spec-Code SREVZ
  • Bestellbezeichnung 1ST165EU2F50I1VG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2LG

  • MM# 986204
  • Spec-Code SREW0
  • Bestellbezeichnung 1ST165EU2F50I2LG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2VG

  • MM# 986205
  • Spec-Code SREW1
  • Bestellbezeichnung 1ST165EU2F50I2VG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU3F50E3VG

  • MM# 986206
  • Spec-Code SREW2
  • Bestellbezeichnung 1ST165EU3F50E3VG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU3F50E3XG

  • MM# 986207
  • Spec-Code SREW3
  • Bestellbezeichnung 1ST165EU3F50E3XG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU3F50I3VG

  • MM# 986208
  • Spec-Code SREW4
  • Bestellbezeichnung 1ST165EU3F50I3VG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU3F50I3XG

  • MM# 986228
  • Spec-Code SREW5
  • Bestellbezeichnung 1ST165EU3F50I3XG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50E2LG

  • MM# 986243
  • Spec-Code SREWJ
  • Bestellbezeichnung 1ST165EU1F50E2LG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50E2VG

  • MM# 986244
  • Spec-Code SREWK
  • Bestellbezeichnung 1ST165EU1F50E2VG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50I2LG

  • MM# 986372
  • Spec-Code SREYU
  • Bestellbezeichnung 1ST165EU1F50I2LG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50I2VG

  • MM# 986373
  • Spec-Code SREYV
  • Bestellbezeichnung 1ST165EU1F50I2VG
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2LGAS

  • MM# 999GJA
  • Spec-Code SRFWT
  • Bestellbezeichnung 1ST165EU2F50I2LGAS
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 810520

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2VGAS

  • MM# 999GJL
  • Spec-Code SRFWU
  • Bestellbezeichnung 1ST165EU2F50I2VGAS
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 800035810520

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2LGBK

  • MM# 99A7VC
  • Spec-Code SRKDQ
  • Bestellbezeichnung 1ST165EU2F50I2LGBK
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 810520

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2VGBK

  • MM# 99A7VD
  • Spec-Code SRKDR
  • Bestellbezeichnung 1ST165EU2F50I2VGBK
  • Stepping B0
  • Materialdeklarationsdatenblatt Inhaltstypen (MDDS Content IDs) 810520

Informationen zur Einhaltung von Handelsvorschriften

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

PCN Informationen

SRKDQ

SRKDR

SREW0

SREWK

SREWJ

SREVW

SREVV

SREVU

SRFWU

SREW5

SRFWT

SREW4

SREYV

SREW3

SREYU

SREW2

SREW1

SREVZ

SREVY

SREVX

Treiber und Software

Neueste Treiber und Software

Verfügbare Downloads:
Alle

Name

Einführungsdatum

Das Datum, an dem das Produkt erstmals auf dem Markt eingeführt wurde.

Lithographie

„Lithographie“ bezieht sich auf die Halbleitertechnik, die für die Herstellung einer integrierten Leiterplatine verwendet und in Nanometern (nm) angegeben wird. Dadurch wird der Funktionsumfang des Halbleiters angezeigt.

Logikelemente (LE)

Logikelemente (LEs) sind die kleinsten Logikeinheiten in der Intel® FPGA-Architektur. LEs sind kompakt und bieten erweiterte Funktionen mit effizienter Logiknutzung.

Adaptive Logik-Module (ALM)

Das Adaptive Logic Module (ALM) ist der Logikbaustein in unterstützten Intel FPGA-Geräten und wurde entwickelt, um sowohl die Leistung als auch die Auslastung zu maximieren. Jedes ALM hat mehrere verschiedene Arbeitsweisen und kann eine Vielzahl verschiedener kombinatorischer und sequentieller logischer Funktionen implementieren.

ALM-Register (Adaptive Logic Module)

ALM-Register sind die Registerbits (Flip-Flops), die in den ALMs enthalten sind und zur Implementierung sequentieller Logik verwendet werden.

Fabric- und I/O-Phasenregelkreise (PLLs)

Fabric- und IO-PLLs werden zur Vereinfachung des Designs und der Implementierung der Taktnetzwerke in der Intel FPGA Fabric sowie der mit den IO-Zellen im Gerät verbundenen Taktnetzwerke verwendet.

Maximaler integrierter Speicher

Die Gesamtkapazität aller eingebetteten Speicherblöcke in der programmierbaren Struktur des Intel FPGA-Geräts.

Blöcke für die digitale Signalverarbeitung (DSP)

Der digitale Signalverarbeitungsblock (DSP) ist der mathematische Baustein in unterstützten Intel FPGA-Geräten und enthält leistungsstarke Multiplikatoren und Akkumulatoren zur Implementierung einer Vielzahl von digitalen Signalverarbeitungsfunktionen.

Format für die digitale Signalverarbeitung (DSP)

Je nach Gerätereihe des Intel FPGA unterstützt der DSP-Block verschiedene Formate wie hartes Gleitkomma, hartes Festkomma, Multiplikation und Akkumulation oder nur Multiplikation.

Festspeichercontroller

Festspeichercontroller werden verwendet, um leistungsstarke externe Speichersysteme zu ermöglichen, die an das Intel FPGA angeschlossen sind. Ein Festspeichercontroller spart im Vergleich zu einem entsprechenden Soft-Memory-Controller Strom und FPGA-Ressourcen und unterstützt einen Betrieb mit höherer Frequenz.

External Memory Interfaces (EMIF)

Die vom Intel FPGA Gerät unterstützten externen Speicherschnittstellenprotokolle.

Maximaler Benutzer I/O-Wert

Die maximale Anzahl von Allzweck-E/A-Pins im Intel FPGA Gerät, im größten verfügbaren Paket.
† Die tatsächliche Anzahl kann je nach Paket niedriger sein.

I/O-Standards-Unterstützung

Die vom Intel FPGA Gerät unterstützten Standards für die Allzweck-E/A-Schnittstelle.

Maximale LVDS-Paare

Die maximale Anzahl von LVDS die im Intel FPGA Gerät konfiguriert werden können, im größten verfügbaren Paket. Die tatsächliche Anzahl der RX- und TX-LVDS-Paare je nach Paket-Typ finden Sie in der Gerätedokumentation.

Maximale Non-Return to Zero (NRZ) Transceiver

Die maximale Anzahl von NRZ im Intel FPGA Gerät im größten verfügbaren Paket.
† Die tatsächliche Anzahl kann je nach Paket niedriger sein.

Maximale Non-Return to Zero (NRZ) Datenrate

Die maximale NRZ Datenrate, die von den NRZ Transceivern unterstützt wird.
† Die tatsächliche Datenrate kann je nach Transceiver-Geschwindigkeitsklasse niedriger sein.

Maximale Pulse-Amplitude Modulation (PAM4) Transceiver

Die maximale Anzahl von PAM4 Transceivern im Intel FPGA Gerät im größten verfügbaren Paket.
† Die tatsächliche Anzahl kann je nach Paket niedriger sein.

Maximale Pulse-Amplitude Modulation (PAM4) Datenrate

Die maximale PAM4-Datenrate, die von den PAM4-Transceivern unterstützt wird.
† Die tatsächliche Datenrate kann je nach Transceiver-Geschwindigkeitsklasse niedriger sein.

Transceiver Protocol Hard IP

Hartes geistiges Eigentum, das im Intel FPGA Gerät zur Unterstützung der seriellen Hochgeschwindigkeitstransceiver verfügbar ist. Die Transceiver Protokoll Hard IP spart im Vergleich zur entsprechenden Soft-IP Strom und FPGA-Ressourcen und vereinfacht die Implementierung des seriellen Protokolls.

Hyper-Register

Hyper-Register sind zusätzliche Registerbits (Flip-Flops) im Interconnect einiger Intel FPGA-Gerätereihen, die ein Re-Timing und Pipelining des Interconnects ermöglichen, um eine höhere Taktfrequenz in der FPGA Fabric zu erreichen.

FPGA-Bitstrom-Sicherheit

Je nach Intel FPGA-Gerätereihe stehen verschiedene Sicherheitsfunktionen zur Verfügung, um das Kopieren des Bitstorms des Kunden zu verhindern und Manipulationsversuche am Gerät während des Betriebs zu erkennen.

Paketoptionen

Intel FPGA Geräte sind in verschiedenen Paketgrößen mit unterschiedlichen E/A- und Transceiver-Zahlen erhältlich, um den Systemanforderungen der Kunden gerecht zu werden.