MAX® II EPM240 CPLD

Spezifikationen

Package-Spezifikationen

  • Paketoptionen M100, F100, T100
  • Gehäusegröße 6mm x 6mm, 11mm x 11mm, 16mm x 16mm

Zusätzliche Informationen

Aufgabe von Bestellungen und Einhaltung von Vorschriften

Informationen zu Bestellungen und Spezifikationen

MAX® II EPM240 CPLD EPM240GT100C3

  • MM# 967521
  • Spec-Code SR6AD
  • Bestellbezeichnung EPM240GT100C3
  • Stepping A1

MAX® II EPM240 CPLD EPM240T100C4

  • MM# 967523
  • Spec-Code SR6AF
  • Bestellbezeichnung EPM240T100C4
  • Stepping A1

MAX® II EPM240 CPLD EPM240GM100I5N

  • MM# 968064
  • Spec-Code SR6RQ
  • Bestellbezeichnung EPM240GM100I5N
  • Stepping A1

MAX® II EPM240 CPLD EPM240T100I5

  • MM# 970381
  • Spec-Code SR8NM
  • Bestellbezeichnung EPM240T100I5
  • Stepping A1

MAX® II EPM240 CPLD EPM240GT100I5

  • MM# 971383
  • Spec-Code SR9KN
  • Bestellbezeichnung EPM240GT100I5
  • Stepping A1

MAX® II EPM240 CPLD EPM240T100C5N

  • MM# 971385
  • Spec-Code SR9KQ
  • Bestellbezeichnung EPM240T100C5N
  • Stepping A1

MAX® II EPM240 CPLD EPM240T100I5N

  • MM# 971386
  • Spec-Code SR9KR
  • Bestellbezeichnung EPM240T100I5N
  • Stepping A1

MAX® II EPM240 CPLD EPM240GF100I5N

  • MM# 972154
  • Spec-Code SR9TE
  • Bestellbezeichnung EPM240GF100I5N
  • Stepping A1

MAX® II EPM240 CPLD EPM240M100C5N

  • MM# 972156
  • Spec-Code SR9TG
  • Bestellbezeichnung EPM240M100C5N
  • Stepping A1

MAX® II EPM240 CPLD EPM240F100C5N

  • MM# 972848
  • Spec-Code SRAX1
  • Bestellbezeichnung EPM240F100C5N
  • Stepping A1

MAX® II EPM240 CPLD EPM240M100I5N

  • MM# 972851
  • Spec-Code SRAX4
  • Bestellbezeichnung EPM240M100I5N
  • Stepping A1

MAX® II EPM240 CPLD EPM240GT100C5N

  • MM# 973377
  • Spec-Code SRBAH
  • Bestellbezeichnung EPM240GT100C5N
  • Stepping A1

MAX® II EPM240 CPLD EPM240GM100C5N

  • MM# 974600
  • Spec-Code SRBZU
  • Bestellbezeichnung EPM240GM100C5N
  • Stepping A1

MAX® II EPM240 CPLD EPM240T100C3N

  • MM# 974601
  • Spec-Code SRBZV
  • Bestellbezeichnung EPM240T100C3N
  • Stepping A1

Informationen zur Einhaltung von Handelsvorschriften

  • ECCN EAR99
  • CCATS NA
  • US HTS 8542390001

PCN-/MDDS-Informationen

SR6RQ

SRBZV

SRAX4

SRBZU

SR9KN

SR6AF

SRAX1

SR6AD

SR8NM

SR9KR

SR9KQ

SR9TG

SR9TE

SRBAH

Treiber und Software

Neueste Treiber und Software

Verfügbare Downloads:
Alle

Name

Einführungsdatum

Das Datum, an dem das Produkt erstmals auf dem Markt eingeführt wurde.

Lithographie

„Lithographie“ bezieht sich auf die Halbleitertechnik, die für die Herstellung einer integrierten Leiterplatine verwendet und in Nanometern (nm) angegeben wird. Dadurch wird der Funktionsumfang des Halbleiters angezeigt.

Äquivalente Makrozellen

Das typische Verhältnis von äquivalenten Makrozellen liegt bei etwa 1,3 LEs pro Makrozelle, basierend auf empirischen Daten.

Pin-zu-Pin-Verzögerung

Die Pin-zu-Pin-Verzögerung ist die Zeit, die ein Signal von einem Eingangspin benötigt, um die kombinierte Logik zu durchlaufen und an einem externen Ausgangspin zu erscheinen.

Benutzer-Flash-Speicher

Der User Flash Memory (UFM) ermöglicht den Zugriff auf die seriellen Flash-Speicher-Blöcke in diesen Geräten.

Boundary-Scan JTAG

Prüfung, bei der die internen Schaltkreise eines Geräts von seinen E/A-Schaltkreisen isoliert werden.

JTAG ISP

In-System-Programmierbarkeit über JTAG-Schnittstelle.

Schnelle Eingabe-Register

Eingabe-Register in E/A-Zellen, die eine schnelle, direkte Verbindung von E/A-Pins haben.

Programmierbare Register Einschaltung

Aktiviert registrierte Ausgänge, um sie beim Einschalten über die Quartus II-Software für eine bestimmte Dauer hochzufahren.

JTAG Translator

Ermöglicht den Zugriff auf den JTAG TAP und die Statussignale, wenn entweder der Befehl USER0 oder USER1 an den JTAG TAP ausgegeben wird.

Echtzeit-ISP

Kann das unterstützte Gerät programmieren, während das Gerät noch in Betrieb ist.

MultiVolt E/As†

Ermöglicht den Anschluss von Geräten in allen Paketen an Systeme mit unterschiedlichen Versorgungsspannungen. Für die 5,0-V-Toleranz muss ein externer Widerstand verwendet werden.

E/A-Power-Banken

Eine Gruppe von E/A-Pins, die zum Zweck der Spezifikation von E/A-Standards gruppiert sind. Wird während des Gerätebetriebs mit Strom versorgt.

Maximale Ausgabe Aktiviert

Maximale Anzahl von Steuereingängen, die die Ausgabe von Daten aus dem Gerät entweder zulassen oder verhindern.

LVTTL/LVCMOS

Niederspannungs-Transistor-zu-Transistor-Logik / Niederspannungs-Complementary Metal Oxide Semiconductor (CMOS)

Schmitt-Trigger

Erlaubt Eingangspuffern, auf langsame Eingangs-Flankenraten mit einer schnellen Ausgangs-Flankenrate zu reagieren.

Programmierbare Anstiegsrate

Steuerung der Ausgangs-Anstiegsrate, die für geringes Rauschen oder hohe Geschwindigkeit konfiguriert werden kann.

Programmierbare Pull-up-Widerstände

Jeder E/A-Pin des Geräts bietet einen optionalen programmierbaren Pull-up-Widerstand im Benutzermodus. Wenn diese Funktion für einen E/A-Pin aktiviert ist, hält der Pull-up-Widerstand den Ausgang auf dem VCCIO-Pegel der Bank des Ausgangspins.

Programmierbare GND-Pins

Jeder ungenutzte E/A-Pin des Geräts kann als zusätzlicher Masse-Pin verwendet werden.

Open-Drain-Ausgänge

Geräte bieten einen optionalen Open-Drain- (entspricht dem Open-Collector) Ausgang für jeden E/A-Pin. Dieser Open-Drain-Ausgang ermöglicht es dem Gerät, Steuersignale auf Systemebene bereitzustellen, die von mehreren Geräten aktiviert werden können.

Bus-Haltefunktion

Jeder E/A-Pin des Geräts bietet eine optionale Bus-Haltefunktion. Die Bus-Halteschaltung kann das Signal an einem E/A-Pin in seinem zuletzt angesteuerten Zustand halten.

Paketoptionen

Intel FPGA Geräte sind in verschiedenen Paketgrößen mit unterschiedlichen E/A- und Transceiver-Zahlen erhältlich, um den Systemanforderungen der Kunden gerecht zu werden.