Stratix® V 5SGXBB FPGA

规格

导出规格

基本要素

资源

  • 逻辑元素 (LE) 952000
  • 自适应逻辑模块 (ALM) 359200
  • 自适应逻辑模块 (ALM) 寄存器 1436800
  • 结构和 I/O 相锁环路 (PLL) 32
  • 最大嵌入式内存 62.96 Mb
  • 数字信号处理 (DSP) 区块 352
  • 数字信号处理 (DSP) 格式 Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
  • 硬内存控制器
  • 外部内存支持 (EMIF) DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

I/O 规格

  • 最大用户 I/O 计数 600
  • I/O 标准支持 3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
  • 最大 LVDS 对 300
  • 最大 NRZ 收发器 66
  • 最大 NRZ 数据速率 14.1 Gbps
  • 收发器协议硬 IP PCIe Gen3

封装规格

  • 封装选项 F1760

补充信息

订购与合规

订购与规格信息

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C3G

  • MM# 99A1HF
  • 规格代码 SRJH0
  • 订购号 5SGXMBBR3H43C3G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43C2G

  • MM# 99A1NF
  • 规格代码 SRJLN
  • 订购号 5SGXEBBR1H43C2G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43C2LG

  • MM# 99A1NH
  • 规格代码 SRJLP
  • 订购号 5SGXEBBR1H43C2LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43I2G

  • MM# 99A1NJ
  • 规格代码 SRJLQ
  • 订购号 5SGXEBBR1H43I2G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C2G

  • MM# 99A1NK
  • 规格代码 SRJLR
  • 订购号 5SGXEBBR2H43C2G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C2LG

  • MM# 99A1NL
  • 规格代码 SRJLS
  • 订购号 5SGXEBBR2H43C2LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C3G

  • MM# 99A1NM
  • 规格代码 SRJLT
  • 订购号 5SGXEBBR2H43C3G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2G

  • MM# 99A1NN
  • 规格代码 SRJLU
  • 订购号 5SGXEBBR2H43I2G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2LG

  • MM# 99A1NP
  • 规格代码 SRJLV
  • 订购号 5SGXEBBR2H43I2LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I3G

  • MM# 99A1NR
  • 规格代码 SRJLW
  • 订购号 5SGXEBBR2H43I3G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I3LG

  • MM# 99A1NT
  • 规格代码 SRJLX
  • 订购号 5SGXEBBR2H43I3LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C2G

  • MM# 99A1NV
  • 规格代码 SRJLY
  • 订购号 5SGXEBBR3H43C2G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C2LG

  • MM# 99A1NX
  • 规格代码 SRJLZ
  • 订购号 5SGXEBBR3H43C2LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C3G

  • MM# 99A1NZ
  • 规格代码 SRJM0
  • 订购号 5SGXEBBR3H43C3G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C4G

  • MM# 99A1P0
  • 规格代码 SRJM1
  • 订购号 5SGXEBBR3H43C4G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I3G

  • MM# 99A1P1
  • 规格代码 SRJM2
  • 订购号 5SGXEBBR3H43I3G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I3LG

  • MM# 99A1P2
  • 规格代码 SRJM3
  • 订购号 5SGXEBBR3H43I3LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I4G

  • MM# 99A1P3
  • 规格代码 SRJM4
  • 订购号 5SGXEBBR3H43I4G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43C2G

  • MM# 99A1VH
  • 规格代码 SRJPP
  • 订购号 5SGXMBBR1H43C2G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43C2LG

  • MM# 99A1VJ
  • 规格代码 SRJPQ
  • 订购号 5SGXMBBR1H43C2LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43I2G

  • MM# 99A1VK
  • 规格代码 SRJPR
  • 订购号 5SGXMBBR1H43I2G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I2G

  • MM# 99A1VL
  • 规格代码 SRJPS
  • 订购号 5SGXMBBR2H40I2G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I2LG

  • MM# 99A1VM
  • 规格代码 SRJPT
  • 订购号 5SGXMBBR2H40I2LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I3G

  • MM# 99A1VN
  • 规格代码 SRJPU
  • 订购号 5SGXMBBR2H40I3G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C2G

  • MM# 99A1VP
  • 规格代码 SRJPV
  • 订购号 5SGXMBBR2H43C2G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C2LG

  • MM# 99A1VR
  • 规格代码 SRJPW
  • 订购号 5SGXMBBR2H43C2LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C3G

  • MM# 99A1VT
  • 规格代码 SRJPX
  • 订购号 5SGXMBBR2H43C3G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I2G

  • MM# 99A1VW
  • 规格代码 SRJPY
  • 订购号 5SGXMBBR2H43I2G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I2LG

  • MM# 99A1VX
  • 规格代码 SRJPZ
  • 订购号 5SGXMBBR2H43I2LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I3G

  • MM# 99A1VZ
  • 规格代码 SRJQ0
  • 订购号 5SGXMBBR2H43I3G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I3LG

  • MM# 99A1W0
  • 规格代码 SRJQ1
  • 订购号 5SGXMBBR2H43I3LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C2G

  • MM# 99A1W1
  • 规格代码 SRJQ2
  • 订购号 5SGXMBBR3H43C2G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C2LG

  • MM# 99A1W2
  • 规格代码 SRJQ3
  • 订购号 5SGXMBBR3H43C2LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C4G

  • MM# 99A1W3
  • 规格代码 SRJQ5
  • 订购号 5SGXMBBR3H43C4G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I3G

  • MM# 99A1W4
  • 规格代码 SRJQ6
  • 订购号 5SGXMBBR3H43I3G
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I3LG

  • MM# 99A1W5
  • 规格代码 SRJQ7
  • 订购号 5SGXMBBR3H43I3LG
  • 步进 A1

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I4G

  • MM# 99A1W6
  • 规格代码 SRJQ9
  • 订购号 5SGXMBBR3H43I4G
  • 步进 A1

交易合规信息

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

PCN/MDDS 信息

SRJH0

SRJLY

SRJLZ

SRJLQ

SRJM2

SRJPU

SRJQ6

SRJLR

SRJM3

SRJPV

SRJQ7

SRJLS

SRJM4

SRJPW

SRJLT

SRJPX

SRJQ9

SRJLU

SRJPY

SRJLV

SRJPZ

SRJLW

SRJLX

SRJQ0

SRJPP

SRJQ1

SRJPQ

SRJQ2

SRJLN

SRJPR

SRJQ3

SRJM0

SRJPS

SRJLP

SRJM1

SRJPT

SRJQ5

驱动程序和软件

最新驱动程序和软件

可供下载:
全部

名称

Technical Documentation

发行日期

首次推出产品的日期。

光刻

光刻是指用于生产集成电路的半导体技术,采用纳米 (nm) 为计算单位,可表示半导体上设计的功能的大小。

逻辑元素 (LE)

逻辑元素 (LE)是英特尔® FPGA 体系结构中最小的逻辑单元。LE 结构紧凑,提供具有高效逻辑使用的高级功能。