Stratix® V 5SGXA5 FPGA
规格
比较英特尔® 产品
导出规格
基本要素
-
产品集
Stratix® V GX FPGA
-
状态
Launched
-
发行日期
2010
-
光刻
28 nm
资源
-
逻辑元素 (LE)
490000
-
自适应逻辑模块 (ALM)
185000
-
自适应逻辑模块 (ALM) 寄存器
740000
-
结构和 I/O 相锁环路 (PLL)
28
-
最大嵌入式内存
50.65 Mb
-
数字信号处理 (DSP) 区块
256
-
数字信号处理 (DSP) 格式
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
-
硬内存控制器
否
-
外部内存接口 (EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3
I/O 规格
-
最大用户 I/O 数量†
840
-
I/O 标准支持
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
-
最大 LVDS 对
420
-
最多不归零 (NRZ) 收发器†
48
-
最大不归零 (NRZ) 数据速率†
14.1 Gbps
-
收发器协议硬 IP
PCIe Gen3
封装规格
-
封装选项
F1152, F1517, F1932
订购与合规
订购与规格信息
Stratix® V 5SGXA5 FPGA 5SGXEA5N2F45C2LP
- MM# 99A488
- 规格代码 SRK1P
- 订购号 5SGXEA5N2F45C2LP
- 步进 A1
- ECCN 3A001.A.7.A
- CCATS G171972
Stratix® V 5SGXA5 FPGA 5SGXEA5N3F45C2LP
- MM# 99A489
- 规格代码 SRK1Q
- 订购号 5SGXEA5N3F45C2LP
- 步进 A1
- ECCN 3A001.A.7.A
- CCATS G171972
已退役和已停产
Stratix® V 5SGXA5 FPGA 5SGXEA5K3F35I3
- MM# 965855
- 规格代码 SR4WK
- 订购号 5SGXEA5K3F35I3
- 步进 A1
- ECCN 3A991
- CCATS NA