Stratix® V 5SEE9 FPGA

规格

导出规格

基本要素

资源

I/O 规格

封装规格

订购与合规

订购与规格信息

Stratix® V 5SEE9 FPGA 5SEE9F45C2G

  • MM# 99A1HK
  • 规格代码 SRJH1
  • 订购号 5SEE9F45C2G
  • 步进 A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS 配置 ID 697492

Stratix® V 5SEE9 FPGA 5SEE9F45C3G

  • MM# 99A1HM
  • 规格代码 SRJH3
  • 订购号 5SEE9F45C3G
  • 步进 A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS 配置 ID 726088

Stratix® V 5SEE9 FPGA 5SEE9F45C4G

  • MM# 99A1HN
  • 规格代码 SRJH4
  • 订购号 5SEE9F45C4G
  • 步进 A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS 配置 ID 725572

Stratix® V 5SEE9 FPGA 5SEE9F45I2G

  • MM# 99A1HP
  • 规格代码 SRJH5
  • 订购号 5SEE9F45I2G
  • 步进 A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS 配置 ID 725684

Stratix® V 5SEE9 FPGA 5SEE9F45I3G

  • MM# 99A1HT
  • 规格代码 SRJH7
  • 订购号 5SEE9F45I3G
  • 步进 A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS 配置 ID 725570

Stratix® V 5SEE9 FPGA 5SEE9F45I4G

  • MM# 99A1HW
  • 规格代码 SRJH9
  • 订购号 5SEE9F45I4G
  • 步进 A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS 配置 ID 726006

已退役和已停产

Stratix® V 5SEE9 FPGA 5SEE9H40I3LN

  • MM# 969141
  • 规格代码 SR7NZ
  • 订购号 5SEE9H40I3LN
  • 步进 A1
  • ECCN 3A991
  • CCATS NA
  • MDDS 配置 ID 693369

Stratix® V 5SEE9 FPGA 5SEE9F45I3L

  • MM# 969758
  • 规格代码 SR864
  • 订购号 5SEE9F45I3L
  • 步进 A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS 配置 ID 694949

Stratix® V 5SEE9 FPGA 5SEE9H40I2N

  • MM# 969759
  • 规格代码 SR865
  • 订购号 5SEE9H40I2N
  • 步进 A1
  • ECCN 3A991
  • CCATS NA
  • MDDS 配置 ID 693869

Stratix® V 5SEE9 FPGA 5SEE9F45C4N

  • MM# 970655
  • 规格代码 SR8W2
  • 订购号 5SEE9F45C4N
  • 步进 A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS 配置 ID 698413746296

Stratix® V 5SEE9 FPGA 5SEE9H40C2L

  • MM# 970656
  • 规格代码 SR8W3
  • 订购号 5SEE9H40C2L
  • 步进 A1
  • ECCN 3A991
  • CCATS NA
  • MDDS 配置 ID 697678

Stratix® V 5SEE9 FPGA 5SEE9H40C2LN

  • MM# 970657
  • 规格代码 SR8W4
  • 订购号 5SEE9H40C2LN
  • 步进 A1
  • ECCN 3A991
  • CCATS NA
  • MDDS 配置 ID 693397

Stratix® V 5SEE9 FPGA 5SEE9H40I3L

  • MM# 970658
  • 规格代码 SR8W5
  • 订购号 5SEE9H40I3L
  • 步进 A1
  • ECCN 3A991
  • CCATS NA
  • MDDS 配置 ID 701756

交易合规信息

  • ECCN 因产品不同而各有所异
  • CCATS 因产品不同而各有所异
  • US HTS 8542390001

PCN 信息

SR864

SR8W5

SRJH5

SR8W4

SR8W3

SRJH7

SR8W2

SRJH9

SRJH1

SRJH3

SR865

SRJH4

SR7NZ

驱动程序和软件

最新驱动程序和软件

可供下载:
全部

姓名

发行日期

首次推出产品的日期。

光刻

光刻是指用于生产集成电路的半导体技术,采用纳米 (nm) 为计算单位,可表示半导体上设计的功能的大小。

逻辑元素 (LE)

逻辑元素 (LE)是英特尔® FPGA 体系结构中最小的逻辑单元。LE 结构紧凑,提供具有高效逻辑使用的高级功能。

自适应逻辑模块 (ALM)

自适应逻辑模块 (ALM) 是受支持英特尔 FPGA 设备中的逻辑构建块,旨在最大限度地提高性能和利用率。每个自适应逻辑模块都具有几种不同的操作模式,可以实现各种组合和顺序逻辑功能。

自适应逻辑模块 (ALM) 寄存器

ALM 寄存器是那些包含在 ALM 内并用于实现顺序逻辑的寄存器位(触发器)。

结构和 I/O 相锁环路 (PLL)

结构和 IO 相锁环路用于简化英特尔 FPGA 架构中时钟网络的设计和实现,以及与设备中的 IO 单元相关联的时钟网络。

最大嵌入式内存

英特尔 FPGA 设备的可编程结构中的所有嵌入式内存块的总容量。

数字信号处理 (DSP) 区块

数字信号处理 (DSP) 区块是受支持的英特尔 FPGA 设备中的数学构建模块,包含高性能乘法器和累加器,可实现各种数字信号处理功能。

数字信号处理 (DSP) 格式

根据英特尔 FPGA 设备家族,DSP 模块支持不同的格式,如硬核浮点、硬核定点、增速和累加以及仅累加。

硬内存控制器

硬内存控制器用于启用英特尔 FPGA 附接的高性能外部内存系统。硬内存控制器与等效的软内存控制器相比,可节省功耗和 FPGA 资源,并支持更高频率的运算。

外部内存接口 (EMIF)

英特尔 FPGA 设备支持的外部内存接口协议。

最大用户 I/O 数量

在最大可用封装中,英特尔 FPGA 设备中通用 I/O 引脚的最大数量。
†根据封装的不同,实际数量可能会更低。

I/O 标准支持

英特尔 FPGA 设备支持的通用 I/O 接口标准。

最大 LVDS 对

在最大可用封装中,可在英特尔 FPGA 设备中配置的最大 LVDS 对数。有关按封装类型计算的实际 RX 和 TX LVDS 对数,请参阅设备文档。

封装选项

英特尔 FPGA 设备具有不同的封装大小,不同的 IO 和收发器数,以满足客户系统需求。