英特尔® Stratix® 10 SX 850 FPGA
规格
比较英特尔® 产品
基本要素
-
产品集
英特尔® Stratix® 10 SX SoC FPGA
-
状态
Launched
-
发行日期
2013
-
光刻
14 nm
使用您的 CNDA 帐户登录,以查看其他 SKU 详情。
资源
-
逻辑元素 (LE)
841000
-
自适应逻辑模块 (ALM)
284960
-
自适应逻辑模块 (ALM) 寄存器
1139840
-
结构和 I/O 相锁环路 (PLL)
16
-
最大嵌入式内存
72 Mb
-
数字信号处理 (DSP) 区块
2016
-
数字信号处理 (DSP) 格式
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
-
硬处理器系统 (HPS)
Quad-core 64-bit ARM* Cortex*-A53
-
硬内存控制器
是
-
外部内存接口 (EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys
I/O 规格
-
最大用户 I/O 数量†
688
-
I/O 标准支持
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
-
最大 LVDS 对
336
-
最多不归零 (NRZ) 收发器†
48
-
最大不归零 (NRZ) 数据速率†
28.3 Gbps
-
收发器协议硬 IP
PCIe Gen3, 100G Ethernet
先进技术
-
超级注册
是
-
FPGA 比特流安全
是
封装规格
-
封装选项
F1760
补充信息
订购与合规
使用您的 CNDA 帐户登录,以查看其他 SKU 详情。
订购与规格信息
交易合规信息
- ECCN 5A002U
- CCATS G178951
- US HTS 8542390001
PCN 信息
SREN9
- 983699 PCN
SREN8
- 983696 PCN
SRENG
- 983720 PCN
SRENF
- 983719 PCN
SRENE
- 983718 PCN
SRGVK
- 999N3R PCN
SREND
- 983717 PCN
SRENC
- 983713 PCN
SRENB
- 983704 PCN
SRENA
- 983701 PCN
SRKC1
- 99A7MJ PCN
SRKC2
- 99A7MN PCN
SRKC3
- 99A7MW PCN
SRFWH
- 999GHJ PCN
SRENN
- 983726 PCN
SRENM
- 983725 PCN
SRENL
- 983724 PCN
SRENK
- 983723 PCN
SRENJ
- 983722 PCN
SRENH
- 983721 PCN
SRENV
- 983734 PCN
SRF07
- 986639 PCN
SRENU
- 983733 PCN
SRF06
- 986638 PCN
SRENT
- 983732 PCN
SRENS
- 983731 PCN
SRENR
- 983730 PCN
SRENQ
- 983729 PCN
SRENP
- 983728 PCN
驱动程序和软件
说明
类型
更多信息
操作系统
版本
日期
全部
查看详细信息
下载
找不到与之匹配的结果:
Y
/apps/intel/arksuite/template/arkProductPageTemplate
最新驱动程序和软件
发行日期
首次推出产品的日期。
光刻
光刻是指用于生产集成电路的半导体技术,采用纳米 (nm) 为计算单位,可表示半导体上设计的功能的大小。
逻辑元素 (LE)
逻辑元素 (LE)是英特尔® FPGA 体系结构中最小的逻辑单元。LE 结构紧凑,提供具有高效逻辑使用的高级功能。
自适应逻辑模块 (ALM)
自适应逻辑模块 (ALM) 是受支持英特尔 FPGA 设备中的逻辑构建块,旨在最大限度地提高性能和利用率。每个自适应逻辑模块都具有几种不同的操作模式,可以实现各种组合和顺序逻辑功能。
自适应逻辑模块 (ALM) 寄存器
ALM 寄存器是那些包含在 ALM 内并用于实现顺序逻辑的寄存器位(触发器)。
结构和 I/O 相锁环路 (PLL)
结构和 IO 相锁环路用于简化英特尔 FPGA 架构中时钟网络的设计和实现,以及与设备中的 IO 单元相关联的时钟网络。
最大嵌入式内存
英特尔 FPGA 设备的可编程结构中的所有嵌入式内存块的总容量。
数字信号处理 (DSP) 区块
数字信号处理 (DSP) 区块是受支持的英特尔 FPGA 设备中的数学构建模块,包含高性能乘法器和累加器,可实现各种数字信号处理功能。
数字信号处理 (DSP) 格式
根据英特尔 FPGA 设备家族,DSP 模块支持不同的格式,如硬核浮点、硬核定点、增速和累加以及仅累加。
硬处理器系统 (HPS)
硬处理器系统 (HPS) 是包含在英特尔 FPGA 架构中的完整硬 CPU 系统。
硬内存控制器
硬内存控制器用于启用英特尔 FPGA 附接的高性能外部内存系统。硬内存控制器与等效的软内存控制器相比,可节省功耗和 FPGA 资源,并支持更高频率的运算。
外部内存接口 (EMIF)
英特尔 FPGA 设备支持的外部内存接口协议。
最大用户 I/O 数量†
在最大可用封装中,英特尔 FPGA 设备中通用 I/O 引脚的最大数量。
†根据封装的不同,实际数量可能会更低。
I/O 标准支持
英特尔 FPGA 设备支持的通用 I/O 接口标准。
最大 LVDS 对
在最大可用封装中,可在英特尔 FPGA 设备中配置的最大 LVDS 对数。有关按封装类型计算的实际 RX 和 TX LVDS 对数,请参阅设备文档。
最多不归零 (NRZ) 收发器†
在最大可用封装中,英特尔 FPGA 设备中 NRZ 收发器的最大数量。
†根据封装的不同,实际数量可能会更低。
最大不归零 (NRZ) 数据速率†
NRZ 收发器支持的最大 NRZ 数据传输速率。
†根据收发器速度等级的不同,实际数据速率可能更低。
收发器协议硬 IP
英特尔 FPGA 设备中可用于支持高速串行收发器的硬核知识产权。收发器协议硬 IP 与等效的软 IP 相比,节省了功耗和 FPGA 资源,并简化了串行协议的实现。
超级注册
超级寄存器是位于某些英特尔 FPGA 设备家族互连中的附加位寄存器(触发器),可以对互连进行重新定时和管线处理,从而在 FPGA 架构中实现更高的时钟频率。
FPGA 比特流安全
根据英特尔 FPGA 设备系列的不同,可使用各种各样的安全功能来防止客户比特流的复制,并检测操作期间试图篡改设备的行为。
封装选项
英特尔 FPGA 设备具有不同的封装大小,不同的 IO 和收发器数,以满足客户系统需求。
提供的信息可随时更改而不事先通知。英特尔可以随时在不发通知的情况下修改产品生命周期、规格和产品说明。以上信息是按“原样”提供,英特尔对该信息的准确性、产品的特性、可用性、功能或列出产品的兼容性不做任何形式的声明或担保。请联系系统厂商,了解关于上述特定产品或系统的更多信息。
“英特尔分类”由出口管制分类编号 (ECCN) 和协调关税表 (HTS) 编号组成,仅用于常规、教育和规划目的。任何“英特尔分类”的使用情况均对英特尔无追索权,亦不能解释为关于 ECCN 或 HTS 的陈述或担保。贵公司作为进口商和/或出口商,应负责确定对您的交易进行正确分类。
有关产品特性和功能的正式定义,请参见数据表。
‡ 此特性并非在所有计算系统上均可用。请咨询系统供应商,以了解您的系统是否有此特性,或参考系统规格(主板、处理器、芯片、电源、硬盘、图形控制器、内存、BIOS、驱动程序、虚拟机监视器 - VMM、平台软件和/或操作系统)以了解特性兼容性。此特性的功能、性能和其它优势可能根据系统配置的不同而不同。
“宣布”的 SKU 尚未公布。请参阅上市的发布日期。