Intel® Stratix® 10 TX 2100 FPGA

Intel® Stratix® 10 TX 2100 FPGA

规格

导出规格

基本要素

资源

I/O 规格

先进技术

封装规格

补充信息

订购与合规

订购与规格信息

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I2LG

  • MM# 986196
  • 规格代码 SREVS
  • 订购号 1ST210EU1F50I2LG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I2VG

  • MM# 986197
  • 规格代码 SREVT
  • 订购号 1ST210EU1F50I2VG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50E1VG

  • MM# 986229
  • 规格代码 SREW6
  • 订购号 1ST210EU1F50E1VG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I1VG

  • MM# 986230
  • 规格代码 SREW7
  • 订购号 1ST210EU1F50I1VG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50E1VG

  • MM# 986231
  • 规格代码 SREW8
  • 订购号 1ST210EU2F50E1VG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50E2LG

  • MM# 986232
  • 规格代码 SREW9
  • 订购号 1ST210EU2F50E2LG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50E2VG

  • MM# 986233
  • 规格代码 SREWA
  • 订购号 1ST210EU2F50E2VG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I1VG

  • MM# 986234
  • 规格代码 SREWB
  • 订购号 1ST210EU2F50I1VG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I2LG

  • MM# 986235
  • 规格代码 SREWC
  • 订购号 1ST210EU2F50I2LG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I2VG

  • MM# 986236
  • 规格代码 SREWD
  • 订购号 1ST210EU2F50I2VG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU3F50E3VG

  • MM# 986237
  • 规格代码 SREWE
  • 订购号 1ST210EU3F50E3VG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU3F50E3XG

  • MM# 986238
  • 规格代码 SREWF
  • 订购号 1ST210EU3F50E3XG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU3F50I3VG

  • MM# 986241
  • 规格代码 SREWG
  • 订购号 1ST210EU3F50I3VG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU3F50I3XG

  • MM# 986242
  • 规格代码 SREWH
  • 订购号 1ST210EU3F50I3XG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50E2LG

  • MM# 986374
  • 规格代码 SREYW
  • 订购号 1ST210EU1F50E2LG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50E2VG

  • MM# 986375
  • 规格代码 SREYX
  • 订购号 1ST210EU1F50E2VG
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I1VGAS

  • MM# 999GJM
  • 规格代码 SRFWV
  • 订购号 1ST210EU1F50I1VGAS
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I2VGAS

  • MM# 999GJN
  • 规格代码 SRFWX
  • 订购号 1ST210EU1F50I2VGAS
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I1VGAS

  • MM# 999GJP
  • 规格代码 SRFWY
  • 订购号 1ST210EU2F50I1VGAS
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I2LGAS

  • MM# 999GJR
  • 规格代码 SRFWZ
  • 订购号 1ST210EU2F50I2LGAS
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I2LGAS

  • MM# 999GKM
  • 规格代码 SRFXM
  • 订购号 1ST210EU1F50I2LGAS
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I2VGAS

  • MM# 999GKN
  • 规格代码 SRFXN
  • 订购号 1ST210EU2F50I2VGAS
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I1VGBK

  • MM# 99A7VF
  • 规格代码 SRKDS
  • 订购号 1ST210EU1F50I1VGBK
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I2LGBK

  • MM# 99A7VG
  • 规格代码 SRKDT
  • 订购号 1ST210EU1F50I2LGBK
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU1F50I2VGBK

  • MM# 99A7VJ
  • 规格代码 SRKDU
  • 订购号 1ST210EU1F50I2VGBK
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I1VGBK

  • MM# 99A7VL
  • 规格代码 SRKDV
  • 订购号 1ST210EU2F50I1VGBK
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I2LGBK

  • MM# 99A7VM
  • 规格代码 SRKDW
  • 订购号 1ST210EU2F50I2LGBK
  • 步进 B0

Intel® Stratix® 10 TX 2100 FPGA 1ST210EU2F50I2VGBK

  • MM# 99A7VN
  • 规格代码 SRKDX
  • 订购号 1ST210EU2F50I2VGBK
  • 步进 B0

交易合规信息

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

PCN/MDDS 信息

SRFXN

SRFXM

SRFWV

SREYX

SREYW

SRKDX

SRFWZ

SRFWY

SRFWX

SREWH

SREWG

SREWF

SREWE

SRKDS

SREWD

SRKDT

SREWC

SRKDU

SREWB

SRKDV

SREWA

SRKDW

SREW8

SREW7

SREW6

SREVT

SREVS

SREW9

驱动程序和软件

最新驱动程序和软件

可供下载:
全部

名称

发行日期

首次推出产品的日期。

光刻

光刻是指用于生产集成电路的半导体技术,采用纳米 (nm) 为计算单位,可表示半导体上设计的功能的大小。

逻辑元素 (LE)

逻辑元素 (LE)是英特尔® FPGA 体系结构中最小的逻辑单元。LE 结构紧凑,提供具有高效逻辑使用的高级功能。

自适应逻辑模块 (ALM)

自适应逻辑模块 (ALM) 是受支持英特尔 FPGA 设备中的逻辑构建块,旨在最大限度地提高性能和利用率。每个自适应逻辑模块都具有几种不同的操作模式,可以实现各种组合和顺序逻辑功能。

自适应逻辑模块 (ALM) 寄存器

ALM 寄存器是那些包含在 ALM 内并用于实现顺序逻辑的寄存器位(触发器)。

结构和 I/O 相锁环路 (PLL)

结构和 IO 相锁环路用于简化英特尔 FPGA 架构中时钟网络的设计和实现,以及与设备中的 IO 单元相关联的时钟网络。

最大嵌入式内存

英特尔 FPGA 设备的可编程结构中的所有嵌入式内存块的总容量。

数字信号处理 (DSP) 区块

数字信号处理 (DSP) 区块是受支持的英特尔 FPGA 设备中的数学构建模块,包含高性能乘法器和累加器,可实现各种数字信号处理功能。

数字信号处理 (DSP) 格式

根据英特尔 FPGA 设备家族,DSP 模块支持不同的格式,如硬核浮点、硬核定点、增速和累加以及仅累加。

硬内存控制器

硬内存控制器用于启用英特尔 FPGA 附接的高性能外部内存系统。硬内存控制器与等效的软内存控制器相比,可节省功耗和 FPGA 资源,并支持更高频率的运算。

外部内存接口 (EMIF)

英特尔 FPGA 设备支持的外部内存接口协议。

最大用户 I/O 数量

在最大可用封装中,英特尔 FPGA 设备中通用 I/O 引脚的最大数量。
†根据封装的不同,实际数量可能会更低。

I/O 标准支持

英特尔 FPGA 设备支持的通用 I/O 接口标准。

最大 LVDS 对

在最大可用封装中,可在英特尔 FPGA 设备中配置的最大 LVDS 对数。有关按封装类型计算的实际 RX 和 TX LVDS 对数,请参阅设备文档。

最多不归零 (NRZ) 收发器

在最大可用封装中,英特尔 FPGA 设备中 NRZ 收发器的最大数量。
†根据封装的不同,实际数量可能会更低。

最大不归零 (NRZ) 数据速率

NRZ 收发器支持的最大 NRZ 数据传输速率。
†根据收发器速度等级的不同,实际数据速率可能更低。

最多脉冲幅度调制 (PAM4) 收发器

在最大可用封装中,英特尔 FPGA 设备中 PAM4 收发器的最大数量。
†根据封装的不同,实际数量可能会更低。

最大脉冲幅度调制 (PAM4) 数据传输速率

PAM4 收发器支持的最大 PAM4 数据传输速率。
†根据收发器速度等级的不同,实际数据速率可能更低。

收发器协议硬 IP

英特尔 FPGA 设备中可用于支持高速串行收发器的硬核知识产权。收发器协议硬 IP 与等效的软 IP 相比,节省了功耗和 FPGA 资源,并简化了串行协议的实现。

超级注册

超级寄存器是位于某些英特尔 FPGA 设备家族互连中的附加位寄存器(触发器),可以对互连进行重新定时和管线处理,从而在 FPGA 架构中实现更高的时钟频率。

FPGA 比特流安全

根据英特尔 FPGA 设备系列的不同,可使用各种各样的安全功能来防止客户比特流的复制,并检测操作期间试图篡改设备的行为。

封装选项

英特尔 FPGA 设备具有不同的封装大小,不同的 IO 和收发器数,以满足客户系统需求。